1前言

納芯微 AMR/TMR 磁編碼器以單芯片全集成架構(gòu)為核心，將磁敏感單元、模擬前端、ADC、數(shù)字校準(zhǔn)及 CORDIC 解算引擎深度融合，一次性完成 “磁場→電阻→正交電壓信號→數(shù)字角度” 的全鏈路磁電轉(zhuǎn)換。本文從磁阻物理機理、單芯片信號鏈架構(gòu)、正交信號生成與調(diào)理、數(shù)字化校準(zhǔn)、誤差抑制五大維度，系統(tǒng)解析 AMR 與 TMR 技術(shù)的磁電轉(zhuǎn)換差異、信號特性及工程優(yōu)化要點，為高精度角度測量場景提供技術(shù)參考。

絕對式磁編碼器的核心競爭力，在于非接觸式測量、高集成度、強抗干擾的磁電轉(zhuǎn)換能力。納芯微 MT 系列（MT6835/MT6826S/MT6825 等）突破傳統(tǒng)多器件分離方案，采用單芯片集成 AMR（各向異性磁阻）或 TMR（隧道磁阻）磁敏單元，直接將旋轉(zhuǎn)永磁體的空間磁場變化轉(zhuǎn)化為正交 SIN/COS 電信號，再經(jīng)片內(nèi)處理輸出絕對角度。

磁電轉(zhuǎn)換的本質(zhì)是磁場矢量到電信號矢量的精準(zhǔn)映射，AMR 與 TMR 因物理機理不同，在信號幅值、信噪比、溫漂特性上形成差異化梯度，適配中高端到超精密的全場景需求。本文聚焦單芯片架構(gòu)下的磁電轉(zhuǎn)換核心技術(shù)，完整剖析從磁場輸入到數(shù)字信號輸出的全流程原理與關(guān)鍵設(shè)計。

2 核心磁阻效應(yīng)：AMR 與 TMR 磁電轉(zhuǎn)換物理機理

單芯片磁電轉(zhuǎn)換的基礎(chǔ)是磁阻效應(yīng)：鐵磁材料的電阻率隨外加磁場方向與電流方向的夾角變化而改變，實現(xiàn) “磁場角度→電阻變化” 的物理轉(zhuǎn)換。納芯微采用 AMR 與 TMR 兩種主流技術(shù)，物理機理與信號特性差異顯著。

2.1 AMR（各向異性磁阻）效應(yīng)：中高精度主流方案

2.1.1 物理機理

基于坡莫合金（NiFe）等鐵磁薄膜的各向異性磁阻效應(yīng)：電流方向與磁化方向平行時電阻最大，垂直時電阻最小，磁阻變化率約 2%~5%。單磁阻電阻模型為：

(R(theta)=R_0+Delta R cdot cos^2(theta-alpha))

其中，(R_0)為零場基準(zhǔn)電阻，(Delta R)為最大磁阻變化量，(theta)為磁場方向角，(alpha)為電流偏置角。

2.1.2 單芯片集成實現(xiàn)

芯片晶圓級集成4 片互成 45° 的 NiFe AMR 惠斯通電橋，敏感單元間距＜50μm，確保陣列一致性。徑向充磁永磁體隨轉(zhuǎn)軸旋轉(zhuǎn)時，芯片平面內(nèi)（X/Y 軸）磁場方向同步偏轉(zhuǎn)，電橋電阻隨角度周期性變化，完成 “磁場旋轉(zhuǎn)→電阻交變” 的轉(zhuǎn)換。

2.1.3 AMR 信號核心特性

輸出信號：mV 級差分正交 SIN/COS 信號（幅值 20~100mV）；

共模抑制比（CMRR）：＞90dB，抑制共模干擾能力強；

適配氣隙：0.5~3mm，抗振動、耐油污；

溫漂特性：中等，寬溫域（-40℃~125℃）穩(wěn)定；

代表型號：MT6826S/MT6835，適配伺服、BLDC 電機等中高精度場景。

2.2 TMR（隧道磁阻）效應(yīng)：超精密高端方案

2.2.1 物理機理

基于磁隧道結(jié)（MTJ）量子隧穿效應(yīng)，核心為 “鐵磁釘扎層 + 1~2nm 絕緣勢壘層 + 鐵磁自由層” 的三層薄膜結(jié)構(gòu)。自由層磁化方向隨外磁場偏轉(zhuǎn)，兩鐵磁層磁化方向平行時隧穿電阻最小，反平行時最大，磁阻變化率可達 100%~200%，遠超 AMR。

2.2.2 單芯片集成實現(xiàn)

芯片集成兩對正交 TMR 電橋陣列，替代 AMR 坡莫合金薄膜，自由層隨旋轉(zhuǎn)磁場同步偏轉(zhuǎn)，隧穿電阻劇烈變化，輸出高幅值正交差分信號。

2.2.3 TMR 信號核心特性

輸出信號：高幅值差分 SIN/COS 信號（幅值 100~500mV）；

信噪比（SNR）：＞100dB，噪聲極低；

溫漂特性：＜50ppm/℃，溫漂極小，適配極端溫度工況；

精度等級：角度精度可達 ±0.05°，分辨率 24 位；

適配場景：高端伺服、工業(yè)機器人關(guān)節(jié)、高精度數(shù)控機床等。

2.3 AMR 與 TMR 磁電轉(zhuǎn)換核心參數(shù)對比

3 單芯片全集成信號鏈：從磁場到正交信號

納芯微單芯片采用四層全集成架構(gòu)（傳感層→模擬信號鏈→數(shù)字運算層→接口驅(qū)動層），無需外部調(diào)理電路，單顆芯片完成磁場采集到正交信號輸出全流程。

3.1 整體信號流向

徑向充磁永磁體（旋轉(zhuǎn)磁場）→ 正交磁敏電橋（AMR/TMR，磁場→電阻）→ 模擬前端（AFE，電阻→電壓信號調(diào)理）→ 高精度同步 ADC（模擬→數(shù)字）→ DSP 預(yù)處理（數(shù)字校準(zhǔn)）→ CORDIC 解算引擎（角度解算）→ 多格式接口輸出。

3.2 正交磁敏電橋：正交 SIN/COS 信號生成

絕對角度檢測的核心是獲取相位嚴(yán)格正交（90°）的兩路周期信號，納芯微在芯片內(nèi)集成兩組空間正交布置的磁敏惠斯通電橋：

SIN 電橋：拾取磁場變化，生成正弦差分電壓信號；

COS 電橋：物理布局偏移 90° 電氣角度，生成余弦差分電壓信號。

永磁體旋轉(zhuǎn)一周（360° 機械角），磁場旋轉(zhuǎn)兩周（720° 電角度），電橋輸出同頻、正交、差分的周期信號：

(begin{cases} V_{text{SIN}} = A cdot sin2theta + V_{text{offset}} \ V_{text{COS}} = A cdot cos2theta + V_{text{offset}} end{cases})

其中，(A)為信號幅值，(theta)為機械旋轉(zhuǎn)角度，(V_{text{offset}})為電橋固有失調(diào)電壓。

3.3 模擬前端（AFE）：微弱信號調(diào)理

磁敏電橋輸出為 mV 級微弱差分信號，易受噪聲干擾，片內(nèi)集成低噪聲 AFE 完成信號調(diào)理，核心模塊包括：

低噪聲差分放大器：噪聲＜5nV/√Hz，高共模抑制比（CMRR＞90dB），將 mV 級信號放大至 ADC 滿量程；

自動增益控制（AGC）：適配不同氣隙（0.5~3mm）、磁鐵強度，穩(wěn)定 SIN/COS 信號幅值，避免過載或信噪比不足；

斬波穩(wěn)零電路：抑制放大器失調(diào)電壓與低頻 1/f 噪聲，提升直流精度；

抗混疊低通濾波器：二階巴特沃斯結(jié)構(gòu)，濾除高頻噪聲與干擾，帶寬可編程（100kHz~1MHz），防止 ADC 采樣混疊。

3.4 高精度 ADC：模擬信號數(shù)字化

調(diào)理后的正交模擬信號由高速高精度同步 ADC采樣，確保 SIN/COS 信號相位同步，無采樣延遲誤差：

AMR 配置：16~20 位 SAR ADC，采樣率 1~10MSPS，適配中高精度需求；

TMR 配置：20~24 位高精度 ADC，匹配電機最高 120,000rpm 轉(zhuǎn)速，保證動態(tài)角度無失真；

數(shù)字化輸出：兩路離散數(shù)字信號(D_{text{SIN}})與(D_{text{COS}})，為數(shù)字校準(zhǔn)提供基礎(chǔ)。

4 數(shù)字校準(zhǔn)與誤差補償：正交信號精度優(yōu)化

原始數(shù)字信號存在失調(diào)、幅值失衡、正交誤差、溫漂等非理想特性，需通過片內(nèi) DSP 預(yù)處理校準(zhǔn)，消除誤差，得到理想正交數(shù)字矢量。

4.1 失調(diào)校正

消除電橋與 AFE 固有直流偏置：

(D_{mathrm{SIN}}' = D_{mathrm{SIN}} - mathrm{Offset}_S)

(D_{mathrm{COS}}' = D_{mathrm{COS}} - mathrm{Offset}_C)

其中，(mathrm{Offset}_S)、(mathrm{Offset}_C)為出廠校準(zhǔn)存儲的失調(diào)系數(shù)。

4.2 幅值失衡校正

修正 SIN/COS 信號幅值不一致問題：

(D_{text{COS}}'' = D_{text{COS}}' times k)

其中，(k)為增益平衡系數(shù)，由出廠測試標(biāo)定，確保兩路信號幅值相等。

4.3 正交誤差校正

補償制造與安裝導(dǎo)致的非 90° 相位偏差(varepsilon)：

(D_{text{COS}}'' = D_{text{COS}}' - D_{text{SIN}}' cdot sinvarepsilon)

確保兩路信號正交性，避免角度非線性誤差。

4.4 溫度漂移動態(tài)補償

內(nèi)置高精度溫度傳感器，實時監(jiān)測芯片溫度，通過溫度 - 誤差擬合模型，動態(tài)修正 AMR/TMR 電橋溫漂、運放漂移與 ADC 增益溫漂，寬溫域（-40℃~125℃）內(nèi)維持高精度。

4.5 非線性多項式校正

通過片內(nèi) OTP 存儲高階校準(zhǔn)系數(shù)，修正電橋、AFE、ADC 固有非線性，MT6835 可將積分非線性（INL）從 ±0.5° 優(yōu)化至 ±0.1° 以內(nèi)。

5 單芯片磁電轉(zhuǎn)換抗干擾與工程優(yōu)化

5.1 抗干擾設(shè)計

Z 軸磁場免疫：AMR/TMR 敏感單元僅對芯片平面內(nèi)（X/Y 軸）磁場敏感，對 Z 軸雜散磁場天然免疫，適配電機強漏磁環(huán)境；

差分信號傳輸：全程差分信號設(shè)計，抑制共模干擾，CMRR＞90dB；

電源噪聲抑制：片內(nèi)集成電源濾波電路，并聯(lián)去耦電容，抑制電源紋波干擾。

5.2 工程落地關(guān)鍵優(yōu)化

氣隙適配：AMR 適配 0.5~3mm 氣隙，TMR 適配 0.5~2mm 氣隙，氣隙過大易導(dǎo)致信號幅值不足，過小易引發(fā)機械碰撞；

磁鐵選型：推薦一對極徑向充磁釹鐵硼磁鐵，磁場強度 20~50mT，確保芯片感應(yīng)信號穩(wěn)定；

散熱優(yōu)化：單芯片功耗＜100mW，密閉環(huán)境無需額外散熱，PCB 功率區(qū)覆銅增強散熱；

校準(zhǔn)流程：出廠完成全參數(shù)校準(zhǔn)，用戶可通過勻速自校準(zhǔn)（400~800rpm）進一步優(yōu)化精度，適配不同安裝誤差。

6 結(jié)論

納芯微 AMR/TMR 磁編碼器單芯片磁電轉(zhuǎn)換技術(shù)，通過AMR/TMR 磁阻效應(yīng)實現(xiàn)磁場到電阻的物理轉(zhuǎn)換，經(jīng)正交磁敏電橋生成正交 SIN/COS 信號，再通過片內(nèi) AFE 調(diào)理、ADC 數(shù)字化、多級數(shù)字校準(zhǔn)，完成從磁場矢量到高精度數(shù)字信號的全鏈路轉(zhuǎn)換。

AMR 技術(shù)以低成本、適中精度滿足通用場景需求，TMR 技術(shù)以高信噪比、低溫漂特性支撐超精密測量，單芯片全集成架構(gòu)大幅簡化系統(tǒng)設(shè)計，提升可靠性。未來，隨著 TMR 工藝迭代與校準(zhǔn)算法優(yōu)化，單芯片磁電轉(zhuǎn)換將向更高精度、更低功耗、更小體積方向發(fā)展，拓展至更多高端應(yīng)用場景。