深入解析Onsemi NCP51810：GaN功率開(kāi)關(guān)的高速半橋驅(qū)動(dòng)器

在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，氮化鎵（GaN）功率開(kāi)關(guān)以其卓越的性能，如高開(kāi)關(guān)速度、低導(dǎo)通電阻等，在眾多應(yīng)用中嶄露頭角。而要充分發(fā)揮GaN功率開(kāi)關(guān)的優(yōu)勢(shì)，一款合適的驅(qū)動(dòng)器至關(guān)重要。Onsemi的NCP51810高速半橋驅(qū)動(dòng)器就是這樣一款專為驅(qū)動(dòng)GaN功率開(kāi)關(guān)而設(shè)計(jì)的產(chǎn)品。本文將深入剖析NCP51810的特性、參數(shù)以及應(yīng)用要點(diǎn)，希望能為電子工程師們?cè)谠O(shè)計(jì)中提供有價(jià)值的參考。

文件下載：NCP51810-D.PDF

一、NCP51810概述

NCP51810是一款高速柵極驅(qū)動(dòng)器，專為滿足中壓半橋DC - DC應(yīng)用中增強(qiáng)型（e - mode）高電子遷移率晶體管（HEMT）氮化鎵（GaN）功率開(kāi)關(guān)的嚴(yán)格要求而設(shè)計(jì)。它具有以下顯著特點(diǎn)：

1. 短且匹配的傳播延遲：采用先進(jìn)的電平轉(zhuǎn)換技術(shù)，高側(cè)驅(qū)動(dòng)的共模電壓范圍為 - 3.5 V至 + 150 V（典型值），低側(cè)驅(qū)動(dòng)的共模電壓范圍為 - 3.5 V至 + 3.5 V。
2. 高dV/dt耐受能力：在高速開(kāi)關(guān)應(yīng)用中，兩個(gè)驅(qū)動(dòng)輸出級(jí)的dV/dt額定值高達(dá)200 V/ns，確保穩(wěn)定的開(kāi)關(guān)性能。
3. 精確的柵極電壓調(diào)節(jié)：兩個(gè)驅(qū)動(dòng)級(jí)均采用專用的電壓調(diào)節(jié)器，精確維持柵源驅(qū)動(dòng)信號(hào)幅度，有效保護(hù)GaN功率晶體管的柵極免受過(guò)高電壓應(yīng)力的影響。
4. 豐富的保護(hù)功能：包括獨(dú)立的欠壓鎖定（UVLO）、監(jiān)測(cè)VDD偏置電壓以及基于芯片結(jié)溫的熱關(guān)斷功能。此外，可編程死區(qū)時(shí)間控制可防止交叉導(dǎo)通。

二、主要特性詳解

2.1 驅(qū)動(dòng)能力

NCP51810集成了高側(cè)和低側(cè)柵極驅(qū)動(dòng)器，源電流能力為1 A，灌電流能力為2 A。其輸出上升和下降時(shí)間僅為1 ns，針對(duì)GaN器件進(jìn)行了優(yōu)化，能夠快速、準(zhǔn)確地驅(qū)動(dòng)GaN功率晶體管。

2.2 輸入特性

具有雙TTL兼容施密特觸發(fā)器輸入，采用分離輸出設(shè)計(jì)，允許獨(dú)立調(diào)節(jié)導(dǎo)通和關(guān)斷時(shí)間。輸入邏輯電壓閾值穩(wěn)定，典型滯回電壓為0.5 V，能夠適應(yīng)各種PWM信號(hào)。

2.3 保護(hù)特性

• 欠壓鎖定（UVLO）：VDD、VDDH和VDDL均有獨(dú)立的UVLO保護(hù)，確保在電源電壓異常時(shí)及時(shí)關(guān)斷驅(qū)動(dòng)器，保護(hù)功率器件。
• 熱關(guān)斷（TSD）：當(dāng)芯片結(jié)溫超過(guò)150°C時(shí)，驅(qū)動(dòng)器自動(dòng)關(guān)斷，防止過(guò)熱損壞。
• 可編程死區(qū)時(shí)間控制：提供四種獨(dú)特的模式設(shè)置，可根據(jù)不同的控制算法靈活調(diào)整死區(qū)時(shí)間，有效防止交叉導(dǎo)通。

三、電氣參數(shù)與性能

3.1 絕對(duì)最大額定值

在使用NCP51810時(shí)，必須嚴(yán)格遵守其絕對(duì)最大額定值，否則可能會(huì)損壞器件。例如，VDD的范圍為 - 0.3 V至20 V，VDDH和VDDL的輸出電壓范圍為 - 0.3 V至5.5 V，SW的共模電壓范圍為 - 3.5 V至150 V等。

3.2 推薦工作條件

為了確保NCP51810的正常工作和最佳性能，推薦的工作條件如下：VDD為9 V至17 V，SW - SGND的最大直流偏移電壓為150 V，VBST為VSW + 17 V等。

3.3 電氣特性

在典型測(cè)試條件下（VBIAS (VDD, VBST) = 15 V，DT = SGND = PGND，CLOAD = 330 pF，TJ = 25°C），NCP51810表現(xiàn)出良好的電氣性能。例如，靜態(tài)電流IQDD為150 μA，工作電流IPDD在500 kHz時(shí)為1.5 mA至2.5 mA，VDDH和VDDL的調(diào)節(jié)電壓為4.94 V至5.46 V等。

四、應(yīng)用信息與設(shè)計(jì)要點(diǎn)

4.1 偏置電源電壓（VDD）

VDD為數(shù)字輸入、內(nèi)部邏輯功能、高側(cè)浮動(dòng)自舉（VBST）偏置以及內(nèi)部低側(cè)調(diào)節(jié)器（VDDL）提供偏置。只需一個(gè)大于100 nF的陶瓷旁路電容CVDD連接在VDD和SGND引腳之間，即可有效過(guò)濾開(kāi)關(guān)時(shí)的干擾。同時(shí)，UVLO功能可保護(hù)GaN FET和功率級(jí)，其開(kāi)啟閾值VDDUV + > 8.5 V，關(guān)閉閾值VDDUV - < 8 V，適用于 + 12 V偏置電源。

4.2 高側(cè)自舉電壓（VBST）

由自舉限流電阻R BST、二極管D BST和自舉電容C VBST組成。自舉電容的最小值可通過(guò)公式 (C{BST}=frac{Q{G}}{Delta V{BST}}) 估算，其中 (Q{G}) 為GaN所需的總柵極電荷，(Delta V{BST}=VDD - V{PP}-V_{F}>6 V)。選擇低ESR和ESL的陶瓷電容，其額定電壓應(yīng)為施加電壓的兩倍。自舉二極管應(yīng)選用高速、低反向恢復(fù)、低電流且結(jié)電容小的肖特基二極管，額定電壓至少為150 V。自舉電阻R BST的取值范圍為1 Ω至10 Ω，用于限制C BST的峰值充電電流。

4.3 高側(cè)和低側(cè)線性調(diào)節(jié)器（VDDH和VDDL）

NCP51810內(nèi)部集成了高側(cè)和低側(cè)線性調(diào)節(jié)器，分別為高側(cè)和低側(cè)GaN FET提供5.2 V的柵極驅(qū)動(dòng)信號(hào)。它們具有低寄生電容，滿足GaN高速開(kāi)關(guān)的要求。VDDH調(diào)節(jié)器參考VDDH和SW引腳，可在 - 3.5 V至150 V的共模電壓范圍內(nèi)浮動(dòng)；VDDL調(diào)節(jié)器參考VDDL和PGND引腳，可在 - 3.5 V至 + 3.5 V的共模電壓范圍內(nèi)工作。

4.4 信號(hào)地（SGND）和功率地（PGND）

SGND是所有內(nèi)部控制邏輯和數(shù)字輸入的接地端，與PGND內(nèi)部隔離。PGND是低側(cè)柵極驅(qū)動(dòng)的返回參考端。對(duì)于具有源Kelvin返回的GaN FET，應(yīng)將SW和PGND直接連接到GaN FET的Kelvin返回端。在半橋功率拓?fù)浠蚴褂秒娏骰ジ衅鞯膽?yīng)用中，SGND和PGND應(yīng)在PCB上短接；而在低功率應(yīng)用中，如有源鉗位反激或正激電路，SGND和PGND不應(yīng)連接，以避免短路電流檢測(cè)電阻。

4.5 輸入（HIN、LIN）和使能（EN）

HIN和LIN是獨(dú)立的PWM輸入，為施密特觸發(fā)器，與TTL兼容，內(nèi)部下拉至SGND，默認(rèn)處于禁用狀態(tài)。輸入閾值與VDD無(wú)關(guān)，典型滯回電壓為0.5 V。為獲得最佳高速開(kāi)關(guān)性能，輸入信號(hào)的上升和下降沿應(yīng)具有6 V/μs或更快的斜率，0至3.3 V的上升時(shí)間應(yīng)小于550 ns。EN是使能輸入，內(nèi)部下拉至SGND，默認(rèn)輸出禁用。將EN引腳拉高至2.5 V以上可使能輸出，建議通過(guò)1 kΩ或更小的上拉電阻連接到VDD，以提高抗干擾能力。

4.6 死區(qū)時(shí)間控制（DT）

死區(qū)時(shí)間控制對(duì)于高速半橋功率級(jí)的安全、可靠運(yùn)行至關(guān)重要。NCP51810提供四種模式：

• 模式A：將DT連接到SGND，禁用DT可編程性，啟用固定死區(qū)時(shí)間和抗交叉導(dǎo)通保護(hù)。
• 模式B：通過(guò)連接25 kΩ至200 kΩ的電阻到SGND，可根據(jù)電阻值編程死區(qū)時(shí)間，范圍為25 ns至200 ns。
• 模式C：連接249 kΩ電阻到SGND，可設(shè)置最大死區(qū)時(shí)間為200 ns。
• 模式D：將DT連接到VDD，禁用抗交叉導(dǎo)通保護(hù)，允許輸出信號(hào)重疊。

4.7 高側(cè)和低側(cè)輸出（HOSRC、HOSNK、LOSRC、LOSNK）

高側(cè)和低側(cè)驅(qū)動(dòng)級(jí)均采用純MOS低阻抗圖騰柱輸出級(jí)，可承受 - 3.5 V至 + 150 V（高側(cè)）和 - 3.5 V至 + 3.5 V（低側(cè)）的共模電壓范圍。輸出上升和下降時(shí)間快，能夠提供高峰值電流，滿足高速開(kāi)關(guān)需求。通過(guò)在輸出引腳和GaN FET柵極之間連接單個(gè)電阻，可獨(dú)立控制柵極振鈴和dVDS/dt的導(dǎo)通和關(guān)斷過(guò)渡。

五、PCB布局與熱管理

5.1 PCB布局

在使用GaN FET進(jìn)行PCB設(shè)計(jì)時(shí)，應(yīng)遵循以下原則：

• 多層PCB設(shè)計(jì)：使用多層PCB，合理利用接地和返回平面，以減少高頻干擾和寄生電感。
• 組件放置：將最敏感的組件（如VDD、VDDH、VDDL、EN和DT旁路電容以及VBST組件）靠近NCP51810放置，將HO和LO源極和漏極柵極驅(qū)動(dòng)電阻靠近GaN FET放置，盡量使HO和LO柵極驅(qū)動(dòng)長(zhǎng)度匹配。
• 獨(dú)立回路：將HO和LO柵極驅(qū)動(dòng)視為獨(dú)立的電路，分別設(shè)置專用的銅質(zhì)接地返回平面。

5.2 熱管理

高速柵極驅(qū)動(dòng)器在高頻開(kāi)關(guān)時(shí)會(huì)消耗大量功率，因此需要進(jìn)行有效的熱管理。總功率損耗 (P{TOTAL}=2 × P{GATE}+P{DYNAMIC})，其中 (P{GATE}=Q{G} × V{GS} × F{SW})，(P{DYNAMIC}=I{PDD} × V{DD})。通過(guò)熱方程 (T{J}=(P{TOTAL} × theta{JA})+T{B}) 可計(jì)算驅(qū)動(dòng)器的結(jié)溫，確保其在安全溫度范圍內(nèi)工作。

六、總結(jié)

Onsemi的NCP51810高速半橋驅(qū)動(dòng)器為GaN功率開(kāi)關(guān)提供了強(qiáng)大而可靠的驅(qū)動(dòng)解決方案。其豐富的特性、良好的電氣性能以及靈活的應(yīng)用配置，使其適用于各種半橋、LLC、有源鉗位反激或正激以及同步整流拓?fù)涞葢?yīng)用。在設(shè)計(jì)過(guò)程中，工程師們需要充分考慮其電氣參數(shù)、PCB布局和熱管理等方面，以確保系統(tǒng)的性能和可靠性。你在使用NCP51810或類似驅(qū)動(dòng)器時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。