深入解析SN65LVDS1、SN65LVDS2和SN65LVDT2：高速差分線驅(qū)動與接收方案

在電子設(shè)計領(lǐng)域，高速、低功耗且可靠的信號傳輸一直是我們追求的目標。德州儀器（TI）的SN65LVDS1、SN65LVDS2和SN65LVDT2系列產(chǎn)品，作為單通道低電壓差分信號（LVDS）緩沖器，為我們提供了出色的解決方案。下面，我們就來詳細了解一下這些產(chǎn)品。

文件下載：SN65LVDS2DBVTG4.pdf

1. 產(chǎn)品概述

SN65LVDS1、SN65LVDS2和SN65LVDT2是采用小外形晶體管封裝的單通道低電壓差分線驅(qū)動器和接收器。它們的輸出符合TIA/EIA - 644標準，在高達630 Mbps的驅(qū)動速率和400 Mbps的接收速率下，能為100Ω負載提供最小247 mV的差分輸出電壓幅度。

1.1 產(chǎn)品特性

這些產(chǎn)品具有眾多令人矚目的特性：

• 標準兼容性：滿足或超越ANSI TIA/EIA - 644標準。
• 高速性能：驅(qū)動器信號速率可達630 Mbps，接收器可達400 Mbps。
• 寬電源電壓范圍：可在2.4 - 3.6 V的電源下工作。
• 高ESD耐受性：總線終端ESD超過9 kV。
• 低電壓差分信號：典型輸出電壓為350 mV（100Ω負載）。
• 低傳播延遲：驅(qū)動器典型延遲1.7 ns，接收器典型延遲2.5 ns。
• 低功耗：200 MHz時，驅(qū)動器典型功耗25 mW，接收器典型功耗60 mW。
• 故障安全功能：接收器具有開路故障安全特性。
• 高輸入電壓耐受性：LVTTL電平驅(qū)動器輸入可承受5V電壓。

1.2 應用領(lǐng)域

這些特性使得它們在多個領(lǐng)域都有廣泛的應用，包括無線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機等。

2. 產(chǎn)品詳細解析

2.1 功能描述

• SN65LVDS1：單通道LVDS線驅(qū)動器，輸入為LVTTL信號，輸出為符合LVDS標準的差分信號。在2.6 - 3.6 V的電源電壓下能滿足所有性能要求，當電源電壓低于1.5 V時，驅(qū)動器輸出為高阻抗狀態(tài)。
• SN65LVDS2：單通道LVDS線接收器，輸入為差分LVDS信號，輸出為LVTTL數(shù)字信號。需要±100 mV的輸入信號來確定接收信號的正確狀態(tài)。
• SN65LVDT2：同樣是單通道LVDS接收器，但集成了終端電阻，適用于點對點系統(tǒng)或多節(jié)點系統(tǒng)中的最后一個接收器。

2.2 功能模式

• (V_{CC}<1.5 V)時：SN65LVDS1驅(qū)動器輸出為高阻抗；SN65LVDS2和SN65LVDT2接收器的輸入和輸出引腳均為高阻抗。
• (1.5 V ≤V_{CC}<2.4 V)：此范圍內(nèi)的操作未定義，不保證特定的設(shè)備性能。
• (2.4 V ≤V_{CC}<3.6 V)：正常工作范圍，部分設(shè)備規(guī)格適用于整個電源范圍，部分規(guī)格則取決于電源電壓。

2.3 真值表

• SN65LVDS1：當驅(qū)動器輸入開路時，差分輸出為低電平。
• SN65LVDS2和SN65LVDT2：當接收器差分輸入信號大于100 mV時，輸出為高電平；小于 - 100 mV時，輸出為低電平；在 - 100 mV至100 mV之間時，輸出不確定；輸入開路時，輸出為高電平。

3. 應用與設(shè)計

3.1 點對點通信

這是LVDS緩沖器最基本的應用，適用于數(shù)字數(shù)據(jù)的點對點通信。在這種應用中，驅(qū)動器將單端輸入信號轉(zhuǎn)換為差分信號，通過100Ω特性阻抗的平衡互連介質(zhì)進行傳輸，接收器再將差分信號恢復為單端信號。

3.1.1 設(shè)計要求

• 驅(qū)動器電源電壓：2.4 - 3.6 V
• 驅(qū)動器輸入電壓：0.8 - 5.0 V
• 驅(qū)動器信號速率：DC - 400 Mbps
• 互連特性阻抗：100Ω
• 終端電阻：100Ω
• 接收器節(jié)點數(shù)量：1
• 接收器電源電壓：2.4 - 3.6 V
• 接收器輸入電壓：0 - (V_{CCR}) - 0.8 V
• 接收器信號速率：DC - 400 Mbps
• 驅(qū)動器和接收器之間的接地偏移：±1 V

3.1.2 詳細設(shè)計步驟

• 驅(qū)動器電源電壓：驅(qū)動器輸出電壓取決于所選電源電壓，在2.4 - 3 V的電源范圍內(nèi)，最小輸出電壓可能低至200 mV，需要注意通道噪聲裕量。
• 驅(qū)動器旁路電容：旁路電容在電源分配電路中起著關(guān)鍵作用，應使用多層陶瓷芯片或表面貼裝電容來降低電感。
• 驅(qū)動器輸入電壓：輸入級可接受高達5 V的信號，但固定閾值為1.4 V，可能會導致占空比失真。
• 驅(qū)動器輸出電壓：典型差分輸出信號為350 mV，最小差分輸出電壓在2.4 - 3 V電源時為200 mV，會影響噪聲裕量。
• 互連介質(zhì)：可以是雙絞線、同軸電纜、扁平帶狀電纜或PCB走線，特性阻抗應在100 - 120Ω之間，變化不超過10%。
• PCB傳輸線：常用的傳輸線結(jié)構(gòu)有微帶線和帶狀線，應保持走線寬度和間距均勻，確保差分阻抗恒定。
• 終端電阻：應與傳輸線的特性阻抗匹配，盡量靠近接收器放置。
• 接收器電源電壓：與驅(qū)動器類似，可在2.4 - 3.6 V的電源下工作，低電源電壓會影響輸入共模范圍和輸出電壓。
• 接收器輸入共模范圍：取決于設(shè)備電源電壓，在3.3 V電源下，輸入共模電壓范圍為GND - 2.5 V。
• 接收器輸入信號：符合LVDS標準，當差分輸入電壓大于100 mV時輸出高電平，小于 - 100 mV時輸出低電平。
• 接收器輸出信號：在3 - 3.6 V電源下符合LVTTL輸出電壓標準，在2.4 - 3 V電源下，高輸出電壓可能低至1.9 V。

3.2 多節(jié)點通信

在多節(jié)點配置中，一個驅(qū)動器和一個共享總線連接多個接收器（最多32個）。與點對點系統(tǒng)相比，多節(jié)點系統(tǒng)的互連需要更仔細的設(shè)計，要考慮發(fā)射器位置、分支節(jié)點的短截線以及負載對總線特性阻抗的影響。

4. 電源供應與布局建議

4.1 電源供應

驅(qū)動器和接收器均設(shè)計為單電源供電，電源電壓范圍為2.4 - 3.6 V。在實際應用中，驅(qū)動器和接收器可能位于不同的電路板或設(shè)備上，需要使用單獨的電源，且驅(qū)動器和接收器電源之間的接地電位差應小于±1 V。同時，應使用板級和局部設(shè)備級旁路電容。

4.2 布局建議

• 微帶線與帶狀線拓撲：建議優(yōu)先使用微帶線傳輸LVDS信號，因為它能更好地控制阻抗。
• 電介質(zhì)類型與電路板結(jié)構(gòu)：對于LVDS信號，F(xiàn)R - 4通常能提供足夠的性能；當TTL/CMOS信號的上升或下降時間小于500 ps時，建議使用介電常數(shù)接近3.4的材料。
• 推薦的堆疊布局：為減少TTL/CMOS與LVDS之間的串擾，建議使用至少兩層獨立的信號層。
• 走線間距：差分對之間應緊密耦合，以實現(xiàn)電磁場抵消；相鄰單端走線應遵循3 - W規(guī)則，以減少串擾。
• 串擾與接地反彈最小化：提供靠近信號源的高頻電流返回路徑，使用接地平面，減少電流環(huán)路面積。
• 去耦：每個高速設(shè)備的電源或接地引腳應通過低電感路徑連接到PCB，旁路電容應靠近(V_{DD})引腳放置。

5. 總結(jié)

SN65LVDS1、SN65LVDS2和SN65LVDT2系列產(chǎn)品以其高速、低功耗、高ESD耐受性和寬電源電壓范圍等特性，為電子工程師提供了可靠的高速差分信號傳輸解決方案。在設(shè)計過程中，我們需要根據(jù)具體的應用需求，合理選擇產(chǎn)品，并注意電源供應、布局等方面的設(shè)計，以確保系統(tǒng)的性能和可靠性。你在使用這些產(chǎn)品的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。