SNx5LVDx3xx高速差分線路接收器：技術(shù)特征與應(yīng)用指南

在電子設(shè)計(jì)領(lǐng)域，高速數(shù)據(jù)傳輸一直是關(guān)鍵需求，而低電壓差分信號(hào)（LVDS）技術(shù)憑借其低功耗、高速率和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，成為了眾多應(yīng)用的首選。今天，我們就來深入探討德州儀器（TI）的SNx5LVDx3xx系列高速差分線路接收器。

文件下載：SN75LVDS388ADBT.pdf

產(chǎn)品概述

SNx5LVDx3xx系列包括SN65LVDS386、SN65LVDS388A、SN65LVDS390等多種型號(hào)，涵蓋了4線、8線和16線接收器。這些接收器能夠滿足或超越ANSI TIA/EIA - 644標(biāo)準(zhǔn)的要求，適用于無線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機(jī)等多種應(yīng)用場(chǎng)景。

主要特性

1. 高速性能：設(shè)計(jì)用于高達(dá)250 Mbps的信號(hào)傳輸速率，能夠滿足大多數(shù)高速數(shù)據(jù)傳輸?shù)男枨蟆?/li>
2. 集成終端電阻：LVDT產(chǎn)品集成了110 - Ω線路終端電阻，減少了外部元件的使用，簡(jiǎn)化了設(shè)計(jì)。
3. 低功耗：采用單3.3 - V電源供電，降低了功耗，提高了能源效率。
4. ESD保護(hù)：SN65版本的總線終端ESD超過15 kV，增強(qiáng)了產(chǎn)品的可靠性。
5. 快速響應(yīng)：典型傳播延遲時(shí)間為2.6 ns，輸出偏斜僅100 ps（典型值），器件間偏斜小于1 ns，確保了信號(hào)的準(zhǔn)確傳輸。
6. LVTTL電平兼容：LVTTL電平具有5 - V容差，方便與其他設(shè)備接口。
7. 開路故障安全：具備開路故障安全功能，當(dāng)輸入開路時(shí)，接收器輸出為高電平，增強(qiáng)了系統(tǒng)的穩(wěn)定性。
8. 封裝形式：采用薄型收縮小外形封裝（TSSOP），引腳間距為20 - mil，便于安裝和布局。

器件選項(xiàng)與規(guī)格

器件選項(xiàng)

SNx5LVDx3xx系列提供了多種器件選項(xiàng)，包括不同的溫度范圍、接收器數(shù)量和ESD等級(jí)。例如，SN65LVDS386DGG適用于 - 40°C至85°C的溫度范圍，具有16個(gè)接收器，總線引腳ESD為15 kV；而SN75LVDS386DGG適用于0°C至70°C的溫度范圍，ESD為4 kV。

規(guī)格參數(shù)

1. 絕對(duì)最大額定值：電源電壓范圍為 - 0.5至4 V，輸入電壓范圍為 - 0.5至6 V（使能或Y引腳）或 - 0.5至4 V（A或B引腳），輸出電流為 - 12至12 mA，存儲(chǔ)溫度范圍為 - 65至150°C。
2. ESD評(píng)級(jí)：SN65系列的A、B和GND引腳的ESD等級(jí)為Class 3，A為15000 V，B為400 V；SN75系列為Class 2，A為4000 V，B為400 V。
3. 推薦工作條件：電源電壓為3 V，高電平輸入電壓為2 V，低電平輸入電壓為0.8 V，輸出電流為8 mA，差分輸入電壓為0.1 V，工作自由空氣溫度范圍為0°C（SN75系列）或 - 40°C至85°C（SN65系列）。
4. 熱信息：不同封裝的熱阻和功率評(píng)級(jí)有所不同，例如SN65LVDS386的結(jié)到環(huán)境熱阻為57.3 mW/°C，在TA ≤ 25°C時(shí)的功率評(píng)級(jí)為2094 mW。
5. 電氣特性：正、負(fù)差分輸入電壓閾值分別為100 mV和 - 100 mV，高、低電平輸出電壓分別為2.4至3 V和0.2至0.4 V，電源電流根據(jù)不同型號(hào)和工作狀態(tài)有所變化。
6. 開關(guān)特性：傳播延遲時(shí)間、上升時(shí)間、下降時(shí)間、脈沖偏斜、輸出偏斜和器件間偏斜等參數(shù)都有明確的規(guī)定，確保了信號(hào)的準(zhǔn)確傳輸。

功能描述

接收器輸出狀態(tài)

當(dāng)接收器差分輸入信號(hào)大于100 mV時(shí)，輸出為高電平；當(dāng)差分輸入電壓低于 - 100 mV時(shí)，輸出為低電平；當(dāng)輸入電壓在 - 100 mV至100 mV之間時(shí)，輸出不確定；當(dāng)接收器禁用時(shí)，輸出為高阻抗。

接收器開路故障安全

當(dāng)輸入開路時(shí)，LVDS接收器通過300 - kΩ電阻將信號(hào)對(duì)的每條線拉至接近VCC，通過與門檢測(cè)此條件并強(qiáng)制輸出為高電平，確保了系統(tǒng)的可靠性。

共模范圍

SNx5LVDx3xx接收器的輸入共模范圍為1/2 × VID V至2.4 - 1/2 × VID V，只要輸入信號(hào)在該范圍內(nèi)且差分幅度大于或等于100 mV，接收器就能正確輸出LVDS總線狀態(tài)。

通用比較器

該系列接收器不僅符合LVDS標(biāo)準(zhǔn)，還可用于更廣泛的信號(hào)處理，只要輸入信號(hào)在所需的差分和共模電壓范圍內(nèi)，輸出就能準(zhǔn)確反映輸入信號(hào)。

接收器等效原理圖

SNx5LVDS3xx的接收器輸入為高阻抗差分對(duì)，SNx5LVDT3xx接收器在輸入端口跨接了110 Ω的內(nèi)部終端電阻。每個(gè)輸入都包含7 - V齊納二極管以提供ESD保護(hù)，輸出結(jié)構(gòu)為CMOS反相器并帶有額外的齊納二極管。

應(yīng)用與實(shí)現(xiàn)

應(yīng)用信息

SNx5LVDx3xx器件通常用于高速點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸，適用于地面差異小于1 V的場(chǎng)景。LVDS驅(qū)動(dòng)器和接收器提供了高速信號(hào)傳輸能力，無需ECL類設(shè)備的高功率和雙電源要求。

典型應(yīng)用

1. 點(diǎn)對(duì)點(diǎn)通信
   • 設(shè)計(jì)要求：驅(qū)動(dòng)器和接收器的電源電壓范圍為3.0至3.6 V，驅(qū)動(dòng)器輸入電壓為0.8至5.0 V，信號(hào)傳輸速率為DC至200 Mbps，互連特性阻抗為100 Ω，終端電阻為100 Ω，接收器節(jié)點(diǎn)數(shù)量為1，接收器輸入電壓為0至2.4 V，驅(qū)動(dòng)器和接收器之間的接地偏移為±1 V。
   • 詳細(xì)設(shè)計(jì)步驟
     • 驅(qū)動(dòng)器電源電壓：LVDS驅(qū)動(dòng)器如SN65LVDS387可在3 V至3.6 V的單電源下工作，差分輸出電壓在整個(gè)輸出范圍內(nèi)標(biāo)稱值為340 mV。
     • 驅(qū)動(dòng)器旁路電容：旁路電容在電源分配電路中起著關(guān)鍵作用，可使用多層陶瓷芯片或表面貼裝電容（0603或0805尺寸）來降低引線電感。
     • 驅(qū)動(dòng)器輸出電壓：驅(qū)動(dòng)器輸出為1.2 - V共模電壓，標(biāo)稱差分輸出信號(hào)為340 mV，峰 - 峰差分電壓為680 mV。
     • 互連介質(zhì)：驅(qū)動(dòng)器和接收器之間的物理通信通道可以是符合LVDS標(biāo)準(zhǔn)的平衡配對(duì)金屬導(dǎo)體，如雙絞線、雙軸電纜、扁平帶狀電纜或PCB走線，標(biāo)稱特性阻抗為100至120 Ω，變化不超過10%。
     • PCB傳輸線：常見的PCB傳輸線結(jié)構(gòu)包括微帶線和帶狀線，設(shè)計(jì)時(shí)需要注意保持跡線寬度和間距均勻，以及兩條線之間的對(duì)稱性，以確保恒定的差分阻抗。
     • 終端電阻：終端電阻應(yīng)與傳輸線的特性阻抗匹配，位于接收器附近，以確保入射波切換。在多點(diǎn)拓?fù)渲?，終端電阻應(yīng)僅位于傳輸線的末端。
2. 多點(diǎn)通信
   • 設(shè)計(jì)要求：與點(diǎn)對(duì)點(diǎn)通信類似，但接收器節(jié)點(diǎn)數(shù)量為2至32。
   • 詳細(xì)設(shè)計(jì)步驟：多點(diǎn)系統(tǒng)的互連與點(diǎn)對(duì)點(diǎn)系統(tǒng)有很大不同，需要更仔細(xì)地考慮總線架構(gòu)。例如，發(fā)射器位置的選擇會(huì)影響系統(tǒng)的靈活性和信號(hào)反射，分支節(jié)點(diǎn)的短截線會(huì)改變總線的負(fù)載阻抗，需要合理調(diào)整終端電阻以減少反射。

布局建議

布局準(zhǔn)則

1. 微帶線與帶狀線拓?fù)?/strong>：建議在可能的情況下將LVDS信號(hào)路由在微帶傳輸線上，因?yàn)槲Ь€在高速傳輸方面具有優(yōu)勢(shì)，同時(shí)可根據(jù)整體噪聲預(yù)算和反射允許進(jìn)行Z0的公差指定。
2. 電介質(zhì)類型和電路板結(jié)構(gòu)：對(duì)于LVDS信號(hào)，F(xiàn)R - 4或等效材料通常能提供足夠的性能。如果TTL/CMOS信號(hào)的上升和下降時(shí)間小于500 ps，建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。電路板的銅重量、鍍層厚度等參數(shù)也會(huì)影響性能。
3. 推薦堆疊布局：為減少TTL/CMOS到LVDS的串?dāng)_，建議使用至少兩個(gè)單獨(dú)的信號(hào)層。常見的堆疊配置包括四層板和六層板，六層板能更好地隔離信號(hào)層與電源層，提高信號(hào)完整性，但制造成本較高。
4. 跡線間距：差分對(duì)的跡線應(yīng)緊密耦合，以實(shí)現(xiàn)電磁場(chǎng)抵消，同時(shí)保持相同的電氣長(zhǎng)度以減少偏斜和信號(hào)反射。對(duì)于相鄰的單端跡線和LVDS差分對(duì)，應(yīng)遵循3 - W規(guī)則，增加間距以減少串?dāng)_。
5. 串?dāng)_和接地反彈最小化：提供靠近原始跡線的高頻電流返回路徑，通常使用接地平面來實(shí)現(xiàn)。保持跡線短且不間斷的接地平面，避免接地平面的不連續(xù)性，以減少串?dāng)_和電磁輻射。