單端口以太網(wǎng)MAC控制器KSZ8841 - PMQL：功能、特性與應(yīng)用詳解

在當(dāng)今數(shù)字化飛速發(fā)展的時(shí)代，以太網(wǎng)技術(shù)作為數(shù)據(jù)傳輸?shù)闹匾?，在各個(gè)領(lǐng)域都發(fā)揮著關(guān)鍵作用。KSZ8841 - PMQL作為一款單端口以太網(wǎng)MAC控制器，以其卓越的性能和豐富的功能，為電子工程師們提供了強(qiáng)大的解決方案。本文將深入剖析KSZ8841 - PMQL的特性、功能、寄存器配置以及應(yīng)用場景，幫助工程師們更好地理解和應(yīng)用這款芯片。

文件下載：KSZ8841-PMQL-EVAL.pdf

一、產(chǎn)品概述

KSZ8841 - PMQL是一款單端口快速以太網(wǎng)MAC芯片，具備32位/33 MHz PCI處理器接口，完全符合IEEE 802.3u標(biāo)準(zhǔn)。它采用低功耗CMOS工藝，使用單3.3V電源，I/O支持5V容限，擁有工業(yè)溫度級(jí)版本KSZ8841 - PMQLI。該芯片集成了模擬電路，增強(qiáng)了物理信號(hào)的傳輸和接收能力，降低了功耗。此外，它還具備Wake - on - LAN技術(shù)、管理信息基（MIB）計(jì)數(shù)器和CPU控制/數(shù)據(jù)接口，以及獨(dú)特的LinkMD?電纜診斷功能。

二、引腳描述與配置

2.1 引腳配置

KSZ8841 - PMQL采用128引腳PQFP封裝，其引腳涵蓋了測(cè)試使能、掃描測(cè)試、LED指示、PCI總線相關(guān)信號(hào)、EEPROM接口、電源和地等多種類型。例如，TEST_EN引腳用于測(cè)試使能，正常工作時(shí)需下拉到地；SCAN_EN引腳用于掃描測(cè)試，同樣正常工作時(shí)需下拉到地。

2.2 信號(hào)類型與功能

不同引腳具有不同的信號(hào)類型和功能，如輸入（I）、輸出（O）、雙向（I/O）等。像PCLK引腳為PCI總線提供時(shí)鐘，最高頻率可達(dá)33 MHz；PMEN引腳用于指示接收到Wake - on - LAN數(shù)據(jù)包；INTRN引腳為中斷請(qǐng)求信號(hào)，低電平有效。

三、功能描述

3.1 PCI總線接口單元

3.1.1 PCI總線接口

實(shí)現(xiàn)PCI v2.2總線協(xié)議和配置空間，支持總線主設(shè)備對(duì)CPU內(nèi)存的讀寫操作，以及CPU對(duì)片上寄存器空間的訪問。芯片既可以作為PCI總線主設(shè)備，也可以作為從設(shè)備。同時(shí)，負(fù)責(zé)管理DMA接口和主機(jī)處理器的訪問，并處理主機(jī)處理器的中斷生成。

3.1.2 TXDMA邏輯與TX緩沖區(qū)管理器

支持多幀、多片段的DMA聚集過程。主機(jī)處理器在系統(tǒng)內(nèi)存中構(gòu)建并鏈接代表幀的描述符，TxDMA邏輯將多片段幀數(shù)據(jù)從主機(jī)內(nèi)存?zhèn)鬏數(shù)絋X緩沖區(qū)。芯片使用4K字節(jié)的傳輸數(shù)據(jù)緩沖區(qū)，管理機(jī)制依賴于傳輸描述符列表。

3.1.3 RxDMA邏輯與RX緩沖區(qū)管理器

支持多幀、多片段的DMA分散過程。主機(jī)處理器在系統(tǒng)內(nèi)存中構(gòu)建并鏈接代表幀的描述符，RxDMA邏輯將幀數(shù)據(jù)從RX緩沖區(qū)傳輸?shù)街鳈C(jī)內(nèi)存。芯片使用4K字節(jié)的接收數(shù)據(jù)緩沖區(qū)，管理機(jī)制依賴于接收描述符列表。

3.2 電源管理

3.2.1 電源關(guān)閉

芯片具有端口電源關(guān)閉模式和全芯片電源關(guān)閉模式。用戶可通過設(shè)置P1CR4或P1MBCR寄存器的第11位來關(guān)閉未使用的端口；拉低PWRDN引腳（引腳36）可使整個(gè)芯片進(jìn)入電源關(guān)閉狀態(tài)，將該引腳從拉低狀態(tài)變?yōu)槔郀顟B(tài)則會(huì)使芯片上電并復(fù)位。

3.2.2 Wake - on - LAN

當(dāng)網(wǎng)絡(luò)上有有意義的數(shù)據(jù)呈現(xiàn)給系統(tǒng)時(shí)，喚醒幀事件可用于喚醒系統(tǒng)。例如，接收到Magic Packet、遠(yuǎn)程管理員的管理請(qǐng)求或直接針對(duì)本地系統(tǒng)的網(wǎng)絡(luò)流量等。喚醒事件會(huì)請(qǐng)求網(wǎng)絡(luò)設(shè)備外部的硬件和/或軟件將系統(tǒng)置于工作狀態(tài)。

3.2.3 鏈路變化

鏈路狀態(tài)喚醒事件可指示網(wǎng)絡(luò)可用性的變化，影響系統(tǒng)重新進(jìn)入睡眠狀態(tài)的級(jí)別。例如，鏈路從關(guān)閉變?yōu)榇蜷_可能觸發(fā)系統(tǒng)以更高的級(jí)別（D2而非D3）重新進(jìn)入睡眠狀態(tài)，以便檢測(cè)喚醒幀；反之，鏈路從打開變?yōu)殛P(guān)閉可能觸發(fā)系統(tǒng)以更深的級(jí)別（D3而非D2）重新進(jìn)入睡眠狀態(tài)。

3.2.4 喚醒包

芯片支持最多四個(gè)用戶定義的喚醒幀，每個(gè)喚醒幀通過特定的寄存器定義，并由喚醒幀控制寄存器中的相應(yīng)位啟用。

3.2.5 Magic Packet

Magic Packet技術(shù)用于遠(yuǎn)程喚醒局域網(wǎng)中處于睡眠或關(guān)機(jī)狀態(tài)的PC。當(dāng)芯片進(jìn)入Magic Packet啟用模式（WFCR[7]=1）時(shí)，會(huì)掃描所有發(fā)往節(jié)點(diǎn)的傳入幀，尋找特定的數(shù)據(jù)序列，若檢測(cè)到則會(huì)提醒系統(tǒng)喚醒。

3.3 物理層收發(fā)器

3.3.1 100BASE - TX發(fā)送

執(zhí)行并行到串行轉(zhuǎn)換、4B/5B編碼、擾碼、NRZ到NRZI轉(zhuǎn)換以及MLT3編碼和傳輸。輸出信號(hào)的典型上升/下降時(shí)間為4 ns，符合ANSI TP - PMD標(biāo)準(zhǔn)。

3.3.2 100BASE - TX接收

執(zhí)行自適應(yīng)均衡、DC恢復(fù)、MLT3到NRZI轉(zhuǎn)換、數(shù)據(jù)和時(shí)鐘恢復(fù)、NRZI到NRZ轉(zhuǎn)換、解擾、4B/5B解碼以及串行到并行轉(zhuǎn)換。通過可變均衡器根據(jù)電纜長度和環(huán)境變化調(diào)整特性，以優(yōu)化性能。

3.3.3 PLL時(shí)鐘合成器

內(nèi)部PLL時(shí)鐘合成器通過設(shè)置片上總線速度控制寄存器OBCR，為系統(tǒng)定時(shí)生成125 MHz、62.5 MHz、41.66 MHz和25 MHz的時(shí)鐘。建議軟件驅(qū)動(dòng)將其設(shè)置為125 MHz以獲得最佳性能。

3.3.4 擾碼器/解擾器

擾碼器用于擴(kuò)展信號(hào)的功率譜，減少電磁干擾（EMI）和基線漂移。發(fā)送數(shù)據(jù)通過11位寬的線性反饋移位寄存器（LFSR）進(jìn)行擾碼，接收器使用相同的序列對(duì)傳入數(shù)據(jù)流進(jìn)行解擾。

3.3.5 10BASE - T發(fā)送

與100BASE - TX驅(qū)動(dòng)器集成，允許使用相同的磁體進(jìn)行傳輸。輸出信號(hào)經(jīng)過內(nèi)部波形整形和預(yù)加重，典型幅度為2.4V。

3.3.6 10BASE - T接收

采用輸入緩沖器和電平檢測(cè)靜噪電路，通過差分輸入接收器電路和鎖相環(huán)（PLL）進(jìn)行解碼。靜噪電路可防止噪聲觸發(fā)解碼器，接收器時(shí)鐘在數(shù)據(jù)接收間隙保持活動(dòng)狀態(tài)。

3.3.7 MDI/MDI - X自動(dòng)交叉

支持HP - Auto MDI/MDIX和IEEE 802.3u標(biāo)準(zhǔn)的MDI/MDI - X自動(dòng)交叉功能，默認(rèn)使用HP - Auto MDI/MDI - X。自動(dòng)感應(yīng)功能可檢測(cè)遠(yuǎn)程發(fā)送和接收對(duì)，并正確分配芯片的發(fā)送和接收對(duì)，可通過端口控制寄存器禁用該功能。

3.3.8 自動(dòng)協(xié)商

符合802.3委員會(huì)描述的自動(dòng)協(xié)商協(xié)議，允許端口在10BASE - T或100BASE - TX模式下運(yùn)行。自動(dòng)協(xié)商使非屏蔽雙絞線（UTP）鏈路伙伴能夠選擇最佳的共同操作模式。

3.3.9 LinkMD?電纜診斷

使用時(shí)域反射計(jì)（TDR）分析布線系統(tǒng)，檢測(cè)常見的布線問題，如開路、短路和阻抗不匹配。通過發(fā)送脈沖并分析反射信號(hào)的形狀，可確定電纜故障的距離，最大距離為200m，精度為±2m。該功能僅適用于銅纜連接，不支持光纖操作。

3.4 媒體訪問控制（MAC）操作

3.4.1 幀間間隙（IPG）

若幀成功傳輸，兩連續(xù)數(shù)據(jù)包之間的最小IPG為96位時(shí)間；若當(dāng)前數(shù)據(jù)包發(fā)生沖突，則從載波檢測(cè)（CRS）到下一個(gè)發(fā)送數(shù)據(jù)包的最小IPG為96位時(shí)間。

3.4.2 退避算法

在半雙工模式下實(shí)現(xiàn)IEEE標(biāo)準(zhǔn)802.3二進(jìn)制指數(shù)退避算法，經(jīng)過16次沖突后，數(shù)據(jù)包將被丟棄。

3.4.3 后期沖突

若發(fā)送數(shù)據(jù)包在傳輸512位時(shí)間后發(fā)生沖突，該數(shù)據(jù)包將被丟棄。

3.4.4 流量控制

支持標(biāo)準(zhǔn)802.3x流量控制幀，在發(fā)送和接收端均可使用。接收端接收到暫?？刂茙螅瑢和０l(fā)送下一個(gè)正常幀，直到定時(shí)器到期；發(fā)送端根據(jù)系統(tǒng)資源的可用性智能地決定何時(shí)啟用流量控制。

3.4.5 半雙工背壓

提供半雙工背壓選項(xiàng)，激活和停用條件與全雙工模式相同。通過發(fā)送前導(dǎo)碼來延遲其他站點(diǎn)的傳輸，避免沖突和過度延遲。

3.4.6 時(shí)鐘發(fā)生器

X1和X2引腳連接到25 MHz晶體，X1也可作為3.3V 25 MHz振蕩器的連接器。

3.4.7 EEPROM接口

使用外部串行EEPROM進(jìn)行非易失性信息存儲(chǔ)，如節(jié)點(diǎn)地址和子系統(tǒng)ID。系統(tǒng)復(fù)位后，若EEEN引腳拉高，芯片將自動(dòng)讀取EEPROM中的數(shù)據(jù)并放入特定的主機(jī)可訪問寄存器。

3.4.8 環(huán)回支持

提供近端點(diǎn)（遠(yuǎn)程）環(huán)回支持，用于遠(yuǎn)程診斷故障。在環(huán)回模式下，PHY端口的速度將設(shè)置為100BASE - TX全雙工模式。

四、寄存器描述

4.1 主機(jī)通信

4.1.1 主機(jī)通信描述符列表和數(shù)據(jù)緩沖區(qū)

芯片通過描述符列表和數(shù)據(jù)緩沖區(qū)管理與主機(jī)的通信，包括接收和發(fā)送數(shù)據(jù)幀的操作。描述符列表位于主機(jī)物理內(nèi)存地址空間，每個(gè)描述符指向一個(gè)緩沖區(qū)，數(shù)據(jù)緩沖區(qū)包含幀數(shù)據(jù)。

4.1.2 接收描述符

接收描述符（RDES0 - RDES3）必須字對(duì)齊，每個(gè)描述符提供一個(gè)幀緩沖區(qū)、一個(gè)字節(jié)計(jì)數(shù)字段以及控制和狀態(tài)位，用于指示幀的接收狀態(tài)和錯(cuò)誤信息。

4.1.3 發(fā)送描述符

發(fā)送描述符（TDES0 - TDES3）同樣必須字對(duì)齊，每個(gè)描述符提供一個(gè)幀緩沖區(qū)、一個(gè)字節(jié)計(jì)數(shù)字段以及控制和狀態(tài)位，用于指示幀的發(fā)送狀態(tài)和控制信息。

4.2 PCI配置寄存器

芯片實(shí)現(xiàn)了12個(gè)配置寄存器，用于軟件驅(qū)動(dòng)的初始化和配置。這些寄存器包括識(shí)別寄存器、命令和狀態(tài)寄存器、修訂寄存器等，不同寄存器具有不同的功能和訪問規(guī)則。

4.3 PCI控制與狀態(tài)寄存器

4.3.1 MAC DMA發(fā)送控制寄存器

用于建立端口的發(fā)送操作模式和命令，包括設(shè)置DMA發(fā)送突發(fā)大小、生成校驗(yàn)和、啟用流量控制等功能。

4.3.2 MAC DMA接收控制寄存器

用于建立端口的接收操作模式和命令，包括設(shè)置DMA接收突發(fā)大小、檢查校驗(yàn)和、啟用流量控制等功能。

4.3.3 MAC DMA發(fā)送開始命令寄存器和接收開始命令寄存器

分別用于觸發(fā)發(fā)送和接收過程，當(dāng)寫入相應(yīng)的值時(shí)，芯片會(huì)檢查是否有可用的描述符，若有則開始或恢復(fù)相應(yīng)的過程。

4.3.4 發(fā)送描述符列表基地址寄存器和接收描述符列表基地址寄存器

分別用于指向發(fā)送和接收描述符列表的起始地址，寫入這些寄存器時(shí)，相應(yīng)的過程必須處于停止?fàn)顟B(tài)。

4.3.5 中斷使能寄存器和中斷狀態(tài)寄存器

中斷使能寄存器用于啟用內(nèi)部或外部源的中斷，中斷狀態(tài)寄存器包含ARM CPU的所有狀態(tài)位，當(dāng)相應(yīng)的使能位設(shè)置時(shí)，會(huì)導(dǎo)致CPU中斷。

4.3.6 MAC附加站地址寄存器

支持16個(gè)附加MAC地址，用于MAC地址過濾，定義芯片在接收幀時(shí)響應(yīng)的目標(biāo)地址。

4.4 MAC/PHY和控制寄存器

4.4.1 MAC地址寄存器

包括低、中、高三個(gè)寄存器，用于存儲(chǔ)MAC地址，這些地址在硬件復(fù)位時(shí)從EEPROM加載，可通過軟件驅(qū)動(dòng)修改，但不會(huì)修改EEPROM中的原始值。

4.4.2 片上總線控制寄存器

控制芯片的片上總線速度，默認(rèn)值為25 MHz，當(dāng)外部主機(jī)CPU運(yùn)行更高時(shí)鐘速率時(shí)，建議相應(yīng)調(diào)整片上總線速度以獲得最佳性能。

4.4.3 EEPROM控制寄存器

支持帶或不帶EEPROM的系統(tǒng)設(shè)計(jì)，允許軟件直接訪問EEPROM，通過設(shè)置相關(guān)位可控制EEPROM的訪問時(shí)序。

4.4.4 內(nèi)存BIST信息寄存器

用于指示內(nèi)存內(nèi)置自測(cè)試的完成情況和是否失敗，包括TX內(nèi)存和RX內(nèi)存的測(cè)試結(jié)果。

4.4.5 全局復(fù)位寄存器

用于控制全局軟復(fù)位功能，軟件復(fù)位會(huì)影響除PCI配置寄存器之外的所有寄存器。

4.4.6 電源管理能力寄存器

提供芯片的電源管理能力信息，這些位從EEPROM的Configparam字自動(dòng)下載，與CCID寄存器的相關(guān)位鏡像。

4.4.7 喚醒幀控制寄存器

用于控制發(fā)送模塊的功能，包括啟用Magic Packet模式和多個(gè)喚醒幀的模式檢測(cè)。

4.4.8 喚醒幀相關(guān)寄存器

包括多個(gè)CRC寄存器和字節(jié)掩碼寄存器，用于定義喚醒幀的預(yù)期CRC值和字節(jié)掩碼。

4.4.9 芯片ID和使能寄存器

包含芯片ID和芯片使能控制，可通過設(shè)置相應(yīng)位來啟動(dòng)或停止芯片操作。

4.4.10 芯片全局控制寄存器

用于選擇LED指示燈的模式，不同的位組合對(duì)應(yīng)不同的LED指示功能。

4.4.11 間接訪問控制寄存器和數(shù)據(jù)寄存器

用于間接控制MIB計(jì)數(shù)器，通過寫入IACR寄存器可觸發(fā)命令，讀取或?qū)懭朐L問由該寄存器的第12位決定。

4.4.12 PHY相關(guān)寄存器

包括MII寄存器、PHY ID寄存器、自動(dòng)協(xié)商寄存器等，用于控制和監(jiān)測(cè)PHY的功能和狀態(tài)。

4.5 管理信息基（MIB）計(jì)數(shù)器

芯片提供32個(gè)MIB計(jì)數(shù)器，用于監(jiān)測(cè)端口活動(dòng)，通過間接內(nèi)存訪問讀取。計(jì)數(shù)器格式包括溢出標(biāo)志、計(jì)數(shù)有效性標(biāo)志和計(jì)數(shù)值，在重負(fù)載條件下，字節(jié)計(jì)數(shù)器可能在兩分鐘內(nèi)溢出，建議軟件至少每30秒讀取一次計(jì)數(shù)器。

五、操作特性

5.1 絕對(duì)最大額定值

包括電源電壓、輸入電壓、輸出電壓、引腳溫度和存儲(chǔ)溫度等參數(shù)，超過這些額定值可能會(huì)損壞設(shè)備。

5.2 工作額定值

規(guī)定了芯片的工作電源電壓、環(huán)境工作溫度、最大結(jié)溫以及熱阻等參數(shù)，設(shè)備在超出這些額定值的條件下可能無法正常工作。

六、電氣特性

6.1 電源電流

100BASE - TX操作時(shí)，所有端口100%利用率下的電源電流典型值為100 mA；10BASE - T操作時(shí)，典型值為85 mA。

6.2 CMOS輸入輸出特性

包括輸入高電壓、輸入低電壓、輸入電流、輸出高電壓、輸出低電壓和輸出三態(tài)泄漏等參數(shù)。

6.3 100BASE - TX和10BASE - T的電氣特性

如100BASE - TX的峰值差分輸出電壓、輸出電壓不平衡、上升/下降時(shí)間等，以及10BASE - T的靜噪閾值、峰值差分輸出電壓等。

七、時(shí)序規(guī)格

7.1 EEPROM時(shí)序

包括時(shí)鐘周期、設(shè)置時(shí)間和保持時(shí)間等參數(shù)，確保EEPROM的正確讀寫操作。

7.2 自動(dòng)協(xié)商時(shí)序

規(guī)定了FLP突發(fā)到FLP突發(fā)的時(shí)間、FLP突發(fā)寬度、時(shí)鐘/數(shù)據(jù)脈沖寬度等參數(shù)，保證自動(dòng)協(xié)商過程的正常進(jìn)行。

7.3 復(fù)位時(shí)序

只要滿足穩(wěn)定電源電壓到復(fù)位高電平的最小時(shí)間（10 ms），芯片的電源電壓（3.3V）無需電源排序。

八、隔離變壓器的選擇

8.1 變壓器特性

推薦使用1:1隔離變壓器，具有特定的匝數(shù)比、開路電感、漏電感、繞組間電容、直流電阻、插入損耗和耐壓等特性。

8.2 合格的單端口磁體

列出了多個(gè)制造商的合格單端口磁體型號(hào)，如Bel Fuse、Delta等。

8.3 參考晶體特性

推薦使用頻率為25 MHz、頻率公差最大為±50 ppm、負(fù)載電容最大為20 pF、串聯(lián)電阻為25Ω的晶體。

九、封裝概述

9.1 封裝標(biāo)記信息

采用128引腳PQFP封裝，封裝上有產(chǎn)品代碼、年份代碼、周代碼等標(biāo)記信息。

9.2 封裝外形

提供了128引腳PQFP 14 mm x 20 mm封裝的外形圖和推薦的焊盤圖案。

十、應(yīng)用場景

KSZ8841 - PMQL適用于多種應(yīng)用場景，如視頻分發(fā)系統(tǒng)、高端電纜、衛(wèi)星和IP機(jī)頂盒、IP視頻、IP語音（VoIP）和模擬電話適配器（ATA）等。其高性能、低功耗和豐富的功能使其成為這些領(lǐng)域的理想選擇。

KSZ8841 - PMQL作為一款功能強(qiáng)大的單端口以太網(wǎng)MAC控制器，為電子工程師們提供了一個(gè)全面的解決方案。通過深入了解其特性、功能和寄存器配置，工程師們可以更好地將其應(yīng)用于各種項(xiàng)目中，實(shí)現(xiàn)高效、穩(wěn)定的以太網(wǎng)通信。

你在使用KSZ8841 - PMQL的過程中遇到過哪些問題？或者你對(duì)其在特定應(yīng)用場景中的表現(xiàn)有什么疑問？歡迎在評(píng)論區(qū)留言討論。