CPLD,CPLD是什么意思

CPLD是指結(jié)構(gòu)比較復(fù)雜的可編程邏輯器件，它包括下述輸出宏單元結(jié)構(gòu)：

(1)可編程I/O 允許用戶對(duì)這些引腳編程，作為輸入或輸出。

(2)寄存器輸出和反饋 可用于實(shí)現(xiàn)計(jì)數(shù)器和移位寄存器等。

(3)異或門(mén)輸出結(jié)構(gòu)，可用于一般用戶多功能計(jì)數(shù)，能十分有效地建立大的計(jì)數(shù)器。

AMD公司最先生產(chǎn)帶有宏單元的可編程邏輯器件PAL22V10。目前PAL22V10已成為劃分PLD的界限?？删幊踢壿嬈骷拈T(mén)數(shù)大于PAL22V10所包含則門(mén)數(shù)，就被認(rèn)為是復(fù)雜可編程邏輯器件，即CPLD。

可以認(rèn)為CPLD基本上是原來(lái)的可編程邏輯器件的擴(kuò)展。它常常由可編程邏輯的功能塊圍繞一個(gè)位于中心、時(shí)延固定可編程互連矩陣構(gòu)成。由于用固定長(zhǎng)度的金屬線實(shí)現(xiàn)邏輯單元之間的互連，而可編程邏輯單元又是類似PAL的與陣列，使得CPLD與FPGA相比較很容易計(jì)算輸人到輸出的傳輸延遲，顯然也會(huì)有一些靈活性的限制。但是，CPLD的設(shè)計(jì)比FPGA簡(jiǎn)單。

雖然CPLD的結(jié)構(gòu)一般都很相似，而且一般認(rèn)為CPLD都有100％的布通率，但是由于可編得互連矩陣的結(jié)構(gòu)不同，實(shí)際上也會(huì)有差別。