10．2 印刷電路板中的電磁兼容設計方法
印刷電路板(PCB)是電子產品中電路元件和器件的支撐件，PCB中的電磁兼容性直接決定著產品開發(fā)是否成功，決定著產品抗干擾能力的高低。要使電子電路獲得最佳性能，在進行PCB設計時需要深入分析PCB設計的一般原則及研究電磁兼容性設計的一般方法。電子產品的電磁兼容性設計，是一個系統(tǒng)工程，PCB的電容兼容性設計則是整個系統(tǒng)工作的關鍵。
要使電路板具有良好的電磁兼容性，需要專門考慮與電磁兼容相關的設計內容。常規(guī)的EMI控制技術一般包括：元器件的合理布局、連線的合理控制、電源線、接地、濾波電容的合理配置等。PCB的基材及PCB層的選擇、電子元件及電子元件的電磁特性、元件間互連線的長寬等都制約著PCB的電磁兼容性。
無論設備產生電磁干擾發(fā)射還是受到外界干擾的影響，或者電路之間產生相互干擾，電路板都是問題的核心，因此設計好電路板對于保證設備的電磁兼容性具有重要的意義。電路板設計的目的就是減小電路板上的電路產生的電磁輻射和對外界干擾的敏感性，減小電路板上電路之間的相互影響。
10．2．1 PCB材料的選擇與電磁兼容性
根據(jù)產品的實際需要及成本綜合考慮PCB層數(shù)的選擇，一般來說，多層板能夠較好地控制EMI，但太多的層也增大了電磁管理的難度。多層PCB的電磁兼容設計要采用絕緣常數(shù)值按層次嚴格受控的高性能絕緣電路板。這種方法有利于對絕緣材料與鄰近布線之間的電磁場進行有效管理。
通過合理選擇PCB的材料和布線路徑，可以做出對其他線路耦合低的傳輸線。當傳輸線導體間的距離d小于同其他相鄰導體間的距離時，就能做到更低的耦合，或者更小的串擾。
要選擇非電解鍍鎳或鍍金工藝，不要采用HASL法進行電鍍。前者電鍍表面能為高頻電流提供更好的趨膚效應。此外，高可焊涂層所需引線較少，有助于減少電磁污染。
當采用非屏蔽外殼產品結構時，尤其要注意產品的整體成本、元器件封裝、管腳樣式、PCB形式、電磁場屏蔽、構造和組裝。在許多情況下，選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。
阻焊層可防止焊錫膏的流動。但是，由于厚度不確定性和絕緣性能的未知性，整個板表面都覆蓋阻焊材料將會導致微帶設計中的電磁能量的較大變化。一般采用焊壩(solder dam)來作為阻焊層。
如果所用的時鐘速率超過30MHz，就必須要采用多層電路板。在這種情況下，環(huán)氧樹脂的厚度與層數(shù)有關，在60～300um之間。只有當PCB上的高速時鐘信號的數(shù)量有限時，通過層到層的線路進行仔細布線，也可在雙層板上得到可以接受的結果。
在設計高密度PCB板時，需要完善有關高精度蝕刻的PCB設計規(guī)范。要考慮規(guī)定線寬總誤差為±0．0007 in，對布線形狀的下切(undercut)和橫斷面進行管理并指定布線側壁電鍍條件。對布線(導線)幾何形狀和涂層表面進行總體管理，對解決與微波頻率相關的趨膚效應問題及實現(xiàn)這些規(guī)范相當重要。
10．2．2 集成電路芯片的電磁兼容問題
實際工作中，設計工程師通常認為自己能夠接觸到的EMC問題就是PCB板級設計。然而在考慮EMI控制時，首先應該考慮對集成電路芯片的選擇。電磁兼容設計通常要運用各項控制技術，一般來說，越接近EMI源，實現(xiàn)EMI控制所需的成本就越小。PCB上的集成電路芯片是EMI最主要的能量來源，因此，如果能夠深入了解集成電路芯片的內部特征，可以簡化PCB和系統(tǒng)級設計中的EMI控制。集成電路的某些特征如封裝類型、偏置電壓和芯片的工藝技術(例如CMOS、ECL、TTL)等都對電磁干擾有很大的影響。如果能夠深入了解集成電路芯片的內部特征，可以簡化PCB和系統(tǒng)級設計中的EMI控制。
1．集成電路芯片的EMI來源
PCB中集成電路EMI的來源主要有：數(shù)字集成電路從邏輯高到邏輯低之間轉換或者從邏輯低到邏輯高之間轉換過程中，輸出端產生的方波信號頻率導致的EMI；信號電壓和信號電流電場和磁場；IC芯片自身的電容和電感等。集成電路芯片輸出端產生的方波中包含頻率范圍寬廣的正弦諧波分量，這些正弦諧波分量構成工程師所關心的EMI頻率成分。最高EMI頻率也稱為EMI發(fā)射帶寬，它是信號上升時間(而不是信號頻率)的函數(shù)。計算EMI發(fā)射帶寬的公式為：
F=0．35／Tr
式中，F(xiàn)是頻率，單位是GHz；Tr信號上升時間或者下降時間，單位為ns。
從上述公式中可以看出，如果電路的開關頻率為50MHz，而采用的集成電路芯片的上升時間是1 ns，那么該電路的最高EMI發(fā)射頻率將達到350 MHz，遠遠大于該電路的開關頻率。而如果IC的上升時間為500ps，那么該電路的最高EMI發(fā)射頻率將高達700MHz。
當IC芯片的輸出在邏輯高低電平間變換時，信號電壓和信號電流就會產生電場和磁場，而這些龜場和磁場的最高頻率就是發(fā)射帶寬。電場和磁場的強度以及對外輻射的百分比，不僅是信號上升時間的函數(shù)，同時也取決于對信號源到負載點之間信號通道上電容和電感的控制的好壞，因此，信號源位于PCB板的IC內部，而負載位于其他的IC內部，這些IC可能在PCB上，也可能不在該PCB上。為了有效地控制EMI，不僅需要關注IC芯片自身的電容和電感，同樣需要重視PCB上存在的電容和電感。
當IC芯片的輸出端發(fā)生跳變并驅動相連的PCB導線為邏輯高電平時，IC芯片將從電源中吸納電流，提供輸出端所需能量。對于IC不斷轉換所產生的超高頻電流而言，電源總線始于PCB上的去耦網(wǎng)絡、止于IC的輸出端。如果輸出信號上升時間為1．0ns，那么IC要在1．0ns內從電源上吸納足夠的電流來驅動傳輸線。電源總線上電壓的瞬變取決于電源總線路徑上的電感、吸納電流以及電流的傳輸時間。電壓的瞬變由下面的公式所定義：
V=
式中，L為電流傳輸路徑上的電感，di為信號上升時間間隔內電流的變化，dt為電流的傳輸時間(信號的上升時間)。
由于IC管腳以及內部電路都是電源總線的一部分，而且吸納電流和輸出信號的上升時間也在一定程度上取決于IC的工藝技術，因此選擇合適的IC就可以在很大程度上控制上述公式中提到的所有三個要素。
2．IC封裝特征在電磁干擾控制中的作用
IC封裝通常包括硅基芯片、一個小型的內部PCB以及焊盤。硅基芯片安裝在小型的PCB上，通過綁定線實現(xiàn)硅基芯片與焊盤之間的連接，在某些封裝中也可以實現(xiàn)直接連接。小型PCB實現(xiàn)硅基芯片上的信號和電源與IC封裝上的對應管腳之間的連接，這樣就實現(xiàn)了硅基芯片上信號和電源節(jié)點的對外延伸。因此，該IC的電源和信號的傳輸路徑包括硅基芯片、與小型PCB之間的連線、PCB走線以及IC封裝的輸入和輸出管腳。對電容和電感(對應于電場和磁場)控制的好壞在很大程度上取決于整個傳輸路徑設計的好壞，某些設計特征將直接影響整個IC芯片封裝的電容和電感。
首先看硅基芯片與內部小電路板之間的連接方式。許多IC芯片都采用綁定線來實現(xiàn)硅基芯片與內部小電路板之間的連接，這是一種在硅基芯片與內部小電路板之間的極細的飛線。硅基器件的熱脹系數(shù)與典型的PCB材料(如環(huán)氧樹脂)的熱脹系數(shù)有很大的差別。如果硅基芯片的電氣連接點直接安裝在內部小PCB上的話,那么IC封裝內部溫度的變化導致熱脹冷縮，連接就會因為斷裂而失效。綁定線則可以承受大量的彎曲變形而不容易斷裂。
采用綁定線的問題在于，每一個信號或者電源線的電流環(huán)路面積的增加將導致電感值升高。獲得較低電感值的優(yōu)良設計就是實現(xiàn)硅基芯片與內部PCB之間的直接連接，也就是說硅基芯片的連接點直接黏結在PCB的焊盤上。這就要求選擇使用一種特殊的PCB板基材料，這種材料應該具有極低的熱膨脹系數(shù)。而選擇這種材料將導致IC芯片整體成本的增加，因而采用這種工藝技術的芯片并不常見，但是只要這種將硅基芯片與載體PCB直接連接的IC存在并且在設計方案中可行，那么采用這樣的IC器件就是較好的選擇。
在IC封裝設計中，降低電感并且增大信號與對應回路之間或者電源與地之間的電容是選擇集成電路芯片過程中的首選考慮。從EMC角度考慮，表貼元件是首選器件，因為其寄生參數(shù)小得多，而且能在很高的頻率中提供令人滿意的參數(shù)。例如表貼電阻(1kΩ以下)在1GHz時仍保持電阻性。而小間距的表面貼裝與大間距的表面貼裝工藝相比，應該優(yōu)先考慮選擇采用小間距的表面貼裝工藝封裝的IC芯片。BGA封裝的IC芯片同任何常用的封裝類型相比具有最低的引線龜感。從電容和電感控制的角度來看，小型的封裝和更細的間距通常代表性能的提高。
3．其他相關的IC工藝技術問題
集成電路芯片偏置和驅動的電源電壓Vcc是選擇IC時要注意的重要問題。從IC電源管腳吸納的電流，主要取決于該電壓值以及該IC芯片輸出級驅動的傳輸線(PCB線和地返回路徑)阻抗。5 V電源電壓的IC芯片驅動50Ω傳輸線時，吸納的電流為100mA；3．3 V電源電壓的IC芯片驅動同樣的50Ω傳輸線時，吸納電流將減小到66 mA；1．8 V電壓的IC芯片驅動同樣的50Ω傳輸線時，吸納電流將減小到36 mA．。由此可見，在公式V=，驅動電流從100 mA減少到36 mA可以有效地降低電壓的瞬變電壓，因而也就降低了EMI。低壓差分信號器件(LVDS)的信號電壓擺幅僅有幾百毫伏，可以想像這樣的器件技術對EMI的改善將非常明顯。
電源系統(tǒng)的去耦也是一個特別值得關注的問題。IC輸出級通過IC的電源管腳吸納的電流都是由電路板上的去耦網(wǎng)絡提供的。降低電源總線上壓降的一種可行辦法是縮短去耦電容到IC輸出級之間的分布路徑，這樣將降低公式中的“L”項。一種最直接的解決方法是將所有的電源去耦都放在IC內部。最理想的情況是直接放在硅基芯片上，并緊鄰被驅動的輸出級。目前僅有少數(shù)高端微處理器采用了這種技術，但是IC廠商們對這項技術的興趣正與日俱增，可以預見這樣的設計技術必將在未來大規(guī)模、高功耗的IC設計中普遍應用。
在IC封裝內部設計的電容通常數(shù)值都很小(小于幾百皮法)，所以系統(tǒng)設計工程師仍然需要在PCB板上安裝數(shù)值在0．001～0．1uF之間的去耦電容，然而IC封裝內部的小電容可以抑制輸出波形中的高頻成分，這些高頻成分是EMI的最主要來源。
某些IC芯片輸出信號的斜率也受到控制。對大多數(shù)的TTL和CMOS器件來說，當它們的輸出級信號發(fā)生切換時，輸出晶體管完全導通，這樣就會產生很大的瞬間電流來驅動傳輸線。電源總線上如此大的浪涌電流勢必產生非常大的電壓瞬變。而許多ECL、MECL。和PECL器件通過在輸出晶體管線性區(qū)的高低電平之間的轉換來驅動輸出級，通常稱之為非飽和邏輯，其結果是輸出波形的波峰和波谷會被削平，因而減小了高頻諧波分量的幅度。這種技術通過提升信號上升時間“d”項來減小EMI。
10．2．3 濾波設計
對于任何設備而言，濾波都是解決電磁干擾的關鍵技術之一。因為設備中的導線是效率很高的接收和輻射天線，設備產生的大部分輻射發(fā)射都是通過各種導線實現(xiàn)的。而外界干擾往往也是首先被導線接收到，然后串入設備的。濾波的目的就是消除導線上的這些干擾信號，防止電路中的干擾信號傳到導線上、借助導線輻射，也防止導線接收到的干擾信號傳入電路。在電路板或者系統(tǒng)的I／O端口上采取濾波和衰減技術來實現(xiàn)EMI控制。
濾波器可以抑制交流電源線上輸入的干擾信號及信號傳輸線上感應的各種干擾。濾波器可分為交流電源濾波器、信號傳輸線濾波器和去耦濾波器。交流電源濾波器大量應用在開關電源的系統(tǒng)中，既可以抑制外來的高頻干擾，還可以抑制開關電源向外發(fā)送的干擾。來自工頻電源或雷擊的瞬變干擾，經電源線侵入電子設備，這種干擾以共模和差模方式傳播，可用電源濾波器濾除。
采用無源的EMI濾波器是抑制傳導干擾最有效的辦法。就是在電路中插入一個帶通濾波器，讓50Hz交流電暢通，其余頻率的信號受阻不通。但濾波器LC元件的寄生參數(shù)要嚴格控制,它們的制作工藝、安裝位置、走線方式,都會對EMI濾波效果有所影響。
電磁干擾通過傳導耦合進入電網(wǎng)的噪聲電平,可以用通過加接圖1 所示的濾波電路,使之減小到可以接受的電平。圖中濾波器四端網(wǎng)絡的輸入端與噪聲源相接,而輸出端則與電網(wǎng)相接,目的是防止各種高頻及瞬態(tài)噪聲通過傳導方式進入電網(wǎng)。濾波器抑制電磁噪聲的效果,可以用插入損耗IL來表示：
IL=101gP1/P2 (1)
式(1)中P1為不接濾波器時從噪聲送到負載ZL上的功率,P2是接入濾波器后,傳送到負載上的功率。顯然,插入損耗越大,濾波效果越好,對傳導干擾的抑制作用越大。
EMI濾波器主要是由串聯(lián)電感和并聯(lián)電容組成的低通濾波器,用來抑制差模干擾和共模干擾。
圖10-2-1是能夠抑制共模干擾的濾波器,圖中Lc 是共模電感,它對差模噪聲的串聯(lián)阻抗較低,等效電感為:
Ld =2(Lc - M)=2Lc(1 - k)≈ 0 (2)
式(2)可看出,對差模噪聲沒有抑制能力,但對共模干擾有很強的抑制能力。
圖10-2-2是既能抑制差模干擾,又能抑制共模干擾的EMI濾波器。
上述無源EMI濾波器是互易的,它既能抑制電子鎮(zhèn)流器的電磁干擾送入電網(wǎng),又能抑制電網(wǎng)內存在的電磁干擾進入電子鎮(zhèn)流器中。
帶共模電感的EMI濾波器的元件參數(shù),不能按沒有互感的濾波器所得到的公式進行設計。通常要先決定所采用的電路結構,然后利用共模等效電路,用網(wǎng)絡分析理論,求出它的共模插入損耗。
交流濾波器的安裝及布線直接影響濾波器的性能，在其安裝布線中應注意以下幾點：
(1)濾波器應安裝在機柜底部離設備電源入口盡可能近的部位，并加以絕緣，不要讓未經過濾波器的電源線在機柜內迂回。如果交流電源線進入機柜內到電源濾波器之間有較長的距離時，則這段線應加屏蔽。
(2)電源濾波器的外殼必須用截面積大的導線以最短的距離與機殼連為一體，并盡量使電源濾波器的接地點與機殼接地點保持最短的距離。輸入輸出線應靠近機殼底部布線以減少耦合，并將輸入輸出線嚴格分開，絕不允許將濾波器的輸入線和輸出線捆扎在0起或靠得很近。否則，當干擾頻率達到數(shù)MHz以上時，輸入輸出線會相互耦合而降低其對高頻干擾信號的衰減效果。插座式交流電源濾波器從結構上實現(xiàn)了輸入輸出的隔離，對某些直接用機殼做屏蔽的電子設備來說，是一種較理想的抗干擾元件。濾波器輸出線應采用雙絞線或屏蔽線，其屏蔽應可靠接地。
(3)機殼內的其他電器或電磁開關等應從濾波器的前端引線接到負載，或為這些干擾源單獨加裝濾波器。
10．2．4 電磁兼容設計中的布局與布線
PCB設計中的布局，是指PCB上電子元件及配件的排列方式。對PCB上元器件合理規(guī)劃安放是布線的基礎，原件布局不僅會影響PCB板上連接線的布通率，而且影響到PCB的電磁兼容性及整個產品的質量。良好的電磁兼容設計依賴PCB設計工程師對于產品設計原理、布線規(guī)則、電磁兼容控制技術的深刻理解。
在PCB設計中，布局是一個復雜的工作，目前雖然有不少優(yōu)秀的EDA軟件，也出現(xiàn)了將布局布線工具同用于虛擬原型的高級仿真工具集成起來的工具，但是元器件布局的自動化程度仍然較低，人工干預的程度較高。
PCB中元器件的布局應從兩個層面上考慮，一個是平面的，即通常在PCB設計中提到的PCB布局；另外一個是立體的元器件布局，既要考慮到元件的大小、所占空間，又要考慮到元器件的密度。常用的布局布線工具總是假設板上有足夠的空間，讓元件拾放機來拾放表面安裝元件，而不會對板上已有元件產生影響，但是元件順序放置會產生這樣一個問題，即每當放置一個新元件后，板上每個元件的最佳位置都會發(fā)生改變，元件密度的不斷增加也對布局設計產生了某些影響，如PCB與其他部件的結合，PCB與機殼的空間關系、產品的可制造性等。特別是在商業(yè)中的電子產品的設計，產品的外觀直接影響到廠家的利潤，優(yōu)美的外觀成了現(xiàn)在商場決戰(zhàn)的法寶，因此，PCB設計的難度越來越高，例如手機的設計，美觀小型化、性能優(yōu)良是廠家及消費者一致追求的。在這類電子產品的設計中，出現(xiàn)了大量的異形和定形板，這就要充分考慮到元器件的立體的布局。產品設計中總是先進行元器件的空間布局，其次進行二維的布局，再進行布線，在PCB電磁兼容設計中二維的布局布線將是下面要討論的重點。
電路板系統(tǒng)的布線包括：芯片到電路板、PCB板內互連以及PCB與外部器件之間的三類互連。在PCB設計中，互連點處的電磁特性是工程設計面臨的主要問題之一，涉及器件安裝方法、布線的隔離以及減少引線電感的措施等。
1．高頻數(shù)字電路PCB的電磁兼容設計中的布局與布線
高頻數(shù)字電路PCB布線規(guī)則如下。
①高頻數(shù)字信號線要用短線。
②主要信號線最好集中在PCB板中心。
③時鐘發(fā)生電路應在板中心附近，時鐘扇出應采用菊鏈式或并聯(lián)布線。
④電源線盡可能遠離高頻數(shù)字信號線或用地線隔開，電路的布局必須減小電流回路，電源的分布必須是低感應的(多路設計)。
⑤輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋耦合。
PCB導線的最小寬度主要由導線與絕緣基板間的黏附強度和流過它們的電流值決定。當銅
箔厚度為0．05 mm、寬度為1～1．5 mm時，通過2 A的電流，溫度不會高于3℃。因此，導線寬度為1．5mm可滿足要求。對于集成電路，尤其是數(shù)字電路，通常選0．02～0．3mm導線寬度。當然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至5～8mm。
⑥印刷線路板的布線要注意以下問題：
·專用零伏線，電源線的走線寬度大于等于l rain；
·電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電流達到均衡；
·要為模擬電路專門提供一根零伏線；為減少線間串擾，必要時可增加印刷線條間距離，注意安插一些零伏線作為線間隔離；
·印刷電路的插頭也要多安排一些零伏線作為線間隔離；特別注意電流流通中的導線環(huán)路尺寸；如有可能在控制線(于印刷板上)的入口處加接R-C去耦，以便消除傳輸中可能出現(xiàn)的干擾因素；
·印刷弧上的線寬不要突變，導線不要突然拐角(≥90。)，傳輸線拐角要采用45。角，以降低回損。
⑦突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。
在確定特殊元件的位置除遵循常規(guī)原則外，在電磁兼容性設計中還要遵循以下原則：
·盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件距離不能太近，輸入和輸出元件應盡量遠離。
·某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，避免放電引出意外短路。
根據(jù)電路的功能單元對電路的全部元器件進行布局時，要符合以下原則：
·按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。
·以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上．盡量減少和縮短各元器件之間的引線和連接。
·在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應盡可能使元器件平行排列。這樣，不但美觀，而且裝焊容易，易于批量生產。
目前，印刷電路板設計的頻率越來越高。隨著數(shù)據(jù)速率的不斷增長，數(shù)據(jù)傳送所要求的帶寬也促使信號頻率上限達到1 GHz，甚至更高。這種高頻信號技術雖然遠遠超出毫米波技術范圍(30GHz)，但的確也涉及RF和低端微波技術。
高速PCB的設計方法必須能夠處理在較高頻段處產生的較強電磁場效應。這些電磁場能在相鄰信號線或PCB線上感生信號，導致令人討厭的串擾(干擾及總噪聲)，并且會損害系統(tǒng)性能?；負p主要是由阻抗不匹配造成。
高回損有兩種負面效應：一是信號反射回信號源會增加系統(tǒng)噪聲，使接收機更加難以將噪聲和信號區(qū)分開來；二是任何反射信號基本上都會使信號質量降低，因為輸入信號的形狀出現(xiàn)了變化。
盡管由于數(shù)字系統(tǒng)只處理l和0信號并具有非常好的容錯性，但是高速脈沖上升時產生的諧波會導致頻率越高和信號越弱。盡管前向糾錯技術可以消除一些負面效應，但是系統(tǒng)的部分帶寬用于傳輸冗余數(shù)據(jù)，從而導致系統(tǒng)性能的降低。一個較好的解決方案是讓RF效應有助于而非有損于信號的完整性。
2．混合信號電路PCB的電磁兼容設計中的布局與布線
混合信號電路PCB是指PCB中含有模擬電路和數(shù)字電路的PCB，混合信號電路PCB的設計很復雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。
(1)混合信號電路PCB的電磁兼容設計中的布線原則
①遵守常規(guī)的布線規(guī)則。
②在電路板的所有層中，數(shù)字信號只能在電路板的數(shù)字部分布線。在電路板的所有層中，模擬信號只能在電路板的模擬部分布線。
③實現(xiàn)模擬和數(shù)字電源分割。布線不能跨越分割電源之間的間隙。必須跨越分割電源之間間隙的信號線要位于緊鄰大面積地的布線層上。分析返回地電流實際流過的路徑和方式。
(2)混合信號電路PCB的電磁兼容設計中的布局原則
①將PCB分區(qū)為獨立的合理的模擬電路區(qū)和數(shù)字電路區(qū)。
②遵循常規(guī)的元器件布局原則。
③A／D轉換器跨分區(qū)放置。
④電源和地線單獨引出，電源供給處匯集到一點，不要對地進行分割，在電路板的模擬部分和數(shù)字部分下面敷設統(tǒng)一地。
關于混合信號電路PCB設計采用統(tǒng)一地的討論是有爭議的。在混合信號電路PCB設計中采用統(tǒng)一地，通過數(shù)字電路和模擬電路分區(qū)以及合適的信號布線，通?？梢越鉀Q一些比較困難的布局布線問題，同時也不會產生因地分割帶來的一些潛在的麻煩。在這種情況下，元器件的布局和分區(qū)就成為決定設計優(yōu)劣的關鍵。如果布局布線合理，數(shù)字地電流將限制在電路板的數(shù)字部分，不會干擾模擬信號。對于這樣的布線必須仔細地檢查和核對，要保證絕對遵守布線規(guī)則。否則，一條信號線走線不當就會徹底破壞這個電路板的電磁兼容性。如果混合信號電路PCB設計中采用地線層分割的方法對整個電路板進行布局布線，在設計時注意盡量使電路板在后邊實驗時易于用間距小于l／2 in的跳線或零歐姆電阻將分割地連接在一起。注意分區(qū)和布線，確保在所有的層上沒有數(shù)字信號線位于模擬部分之上，也沒有任何模擬信號線位于數(shù)字部分之上。而且，任何信號線都不能跨越地間隙或是分割電源之間的間隙。要測試該電路板的功能和EMC性能，然后將兩個地通過零歐姆電阻或跳線連接在一起，重新測試該電路板的功能和EMC性能。比較測試結果，會發(fā)現(xiàn)幾乎在所有的情況下，統(tǒng)一地的方案在功能和EMC性能方面比分割地更優(yōu)越。
PCB設計的目標是更小、更快和成本更低，但是高速信號有時會限制PCB設計的小型化。目前，解決串擾問題的主要方法是進行接地層管理，在布線之間進行間隔和降低引線電感。降低回損的主要方法是進行阻抗匹配。此方法包括對絕緣材料的有效管理以及對有源信號線和地線進行隔離，尤其在狀態(tài)發(fā)生跳變的信號線和地之間更要進行間隔。
由于互連點是電路鏈上最為薄弱的環(huán)節(jié)，互連點處的電磁性質是工程設計面臨的主要問題，要考察每個互連點并解決存在的問題。電路板系統(tǒng)的互連包括芯片到電路板、PCB板內互連以及PCB與外部裝置之間信號輸入／輸出等三類互連。