10．3  屏蔽與搭接設計

屏蔽就是對空間區(qū)域進行金屬的隔離，以控制電場、磁場和電磁波的感應和輻射。具體講，就是用屏蔽體將元部件、電路、組合件、電纜或整個系統的干擾源包圍起來，防止干擾電磁場向外擴散，防止外界電磁場的影響。因為屏蔽體對來自干擾源的電磁波起著吸收能量(渦流損耗)、反射能量(電磁波在屏蔽體上的界面反射)和抵消能量(電磁感應在屏蔽層上產生反向電磁場，可抵消部分干擾電磁波)的作用，所以屏蔽體具有減弱干擾的功能。

對于大部分設備而言，屏蔽都是必要的。特別是隨著電路工作的頻率日益提高，單純依靠電路板設計往往不能滿足電磁兼容標準的要求。機箱的屏蔽設計與傳統的結構設計有許多不同之處，一般如果在結構設計時沒有考慮到電磁屏蔽的要求，就很難將屏蔽效果加到機箱上。所以，現代電子產品設計必須從設計開始時就考慮屏蔽的問題。實現電路的電場和磁場的嚴格屏蔽，或者在電路板上采取適當的設計技術嚴格控制PCB走線和電路板(自屏蔽）的電容和電感，從而改善EMI性能。

    電磁屏蔽的技術原理主要有兩種：一是反射，由于空氣和金屬屏蔽的電磁阻抗不同，使入射電磁電波產生反射作用。二是吸收，進入金屬屏蔽內的電磁波在金屬屏蔽內傳播時，由于衰減而產生吸收作用。

    屏蔽按機理可分為電場屏蔽、磁場屏蔽和電磁場屏蔽。

10-3-1 電場屏蔽       

1．屏蔽機理   

    將電場感應看成分布電容間的耦合。一般采用電導率高的材料作屏蔽體，并將屏蔽體接

地，使電力線在此終止，因而電場不會泄漏到屏蔽體外部。

2．設計要點   

（1）屏蔽板靠近受保護物，同時接地良好；       

（2）屏蔽板的形狀對屏蔽效能的高低有明顯影響，全封閉的金屬盒最好，但工程中很難做

到；

 （3）電場屏蔽以反射為主，以良導體為好，屏蔽體的厚度不宜過大，而以結構強度為主要

考慮因素。      

10-3-2 磁場屏蔽   

    磁場屏蔽通常是指對直流或低頻磁場的屏蔽，其效果比電場屏蔽和電磁場屏蔽要差得多。

1．屏蔽機理               

    主要是依靠高導磁材料所具有的低磁阻，給低頻磁通提供一個閉合回路，將其限制在屏

蔽體內，使得屏蔽體內部的磁場大為減弱。           

2．設計要點   

（1）選用高導磁材料，如坡莫合金：          

（2）增加屏蔽體的厚度，同時要與設備的重量相協調，減小屏蔽體的磁阻；

（3）被屏蔽的物體不要緊靠屏蔽體，以盡量減小通過被屏蔽物體體內的磁通；

（4）注意屏蔽體的結構設計，接縫、通風孔等均可能增加屏蔽體的磁阻，從而降低屏蔽效果；                  

（5）對于強磁場的屏蔽可采用雙層磁屏蔽體的結構。       

  對要屏蔽外部強磁場的情況，則屏蔽體的外層選用不易飽和的材料，如硅鋼；而內部可選用容易達到飽和的高導磁材料，如坡莫合金等。反之，如果要屏蔽內部強磁場時，則材料的排列次序要倒過來。在安裝內外兩層屏蔽體時，要注意彼此間的絕緣。當沒有接地要求時，可用絕緣材料做支撐件。若需接地時，可選用非鐵磁材料(如銅、鋁)做支撐件。   

10-3-3 電磁場屏蔽               

    電磁場屏蔽是利用屏蔽體阻止電磁場在空間傳播的一種措施。

1．電磁場屏蔽的機理   

（1）當電磁波到達屏蔽體表面時，由于空氣與金屬的交界面上阻抗的不連續(xù)，對入射波產生反射。這種反射不要求屏蔽材料必須有一定的厚度，只要求交界面上的不連續(xù)。

（2）未被表面反射掉而進入屏蔽體的能量，在體內向前傳播的過程中，被屏蔽材料所衰減，也就是所謂的吸收。           

（3）在屏蔽體內尚未衰減掉的剩余能量，傳到材料的另_一表面時，遇到金屬一空氣阻抗不連續(xù)的交界面，會形成再次反射，并重新返回屏蔽體內。這種反射在兩個金屬的交界面上可能有多次的反射。            

    總之，電磁屏蔽體對電磁的衰減，主要是利用屏蔽體在高頻磁場的作用下產生反方向的渦流磁場與原磁場抵消而消除高頻磁場干擾的。如果屏蔽體不完整，則渦流的效果降低，導致電磁場泄漏，屏蔽效果將大打折扣。       

    許多人不了解電磁屏蔽的原理，認為只要用金屬做一個箱子，然后將箱子接地，就能夠起到電磁屏蔽的作用。但這是錯誤的。因為，電磁屏蔽與屏蔽體接地與否并沒有關系。真正影響屏蔽體屏蔽效能的只有兩個因素：整個屏蔽體表面必須是導電連續(xù)的；不能有直接穿透屏蔽體的導體。如果屏蔽體上有導電不連續(xù)點，最常見的是屏蔽體結合處形成的不導電縫隙，這些不導電的縫隙就產生了電磁泄漏，如同流體會從容器上的縫隙泄漏_樣。解決這種泄漏的一個方法是在縫隙處填充導電彈性材料，消除不導電點，這就像在流體容器的縫隙處填充橡膠的道理一樣。這種彈性導電填充材料就是電磁密封襯墊。       

    許多文獻將電磁屏蔽體比喻成液體密封容器，似乎只有當導電彈性材料將縫隙密封到滴水不漏的程度才能夠防止電磁波泄漏。實際上這也是不確切的。因為縫隙或孔洞是否會泄漏電磁波，取決于縫隙或孔洞相對于電磁波波長的尺寸。當波長遠大于開口尺寸時，并不會產生明顯的泄漏。因此，當干擾的頻率較高時，這時波長較氳。就需要使用電磁密封襯墊。具體來說，當干擾頻率超過10MHz時，就要考慮使用電磁密封襯墊。

2．結構材料                     

（1）適用于底板和機殼的材料大多數是良導體，如銅、鋁等，可以屏蔽電場。主要的屏蔽機理是反射信號而不是吸收。   

（2）磁場的屏蔽需要鐵磁材料，如高導磁率合金和鐵。主要的屏蔽機理是吸收而不是反射。                           

（3）強電磁環(huán)境中，要求材料能屏蔽電場和磁場兩種成分一因此需要結構上完好的鐵磁材料。屏蔽效率直接受材料的厚度以及搭接和接地方法好壞的影響。       

（4）對于塑料殼體，應在其內壁噴涂屏蔽層，或在汽塑時摻入金屬纖維。必須盡量減少結構的電氣不連續(xù)性，以便控制進出底板和機殼的泄漏輻射。提高縫隙屏蔽效能的結構措施包括增加縫隙深度、減少縫隙長度、在結合面上加入導電襯墊、在接縫處涂上導電涂料、縮短螺釘間距等。

10-3-4 搭接   

1．在底板和機殼的每一條縫隙和不連續(xù)處要盡可能好地搭接。保證接縫處金屬對金屬的接觸，以防止電磁能的泄漏和輻射。    

2．在可能的情況下，接縫應焊接；在條件受限制的情況下，可用點焊、小間距的鉚接和用螺釘來固定。                   

3．在不加導電襯墊時，螺釘間距一般應小于最高工作頻率的1％，至少不大于l／20波長。                            用釘或鉚接進行搭接時，應首先在縫的中部搭接好，然后逐漸向兩端延伸，以防金屬表面的彎曲，保證緊固有足夠的壓力，以便在有變形應力、沖擊、震動時保持表面接觸。

4．接縫不平整的地方或可移動的面板處，必須使用導電襯墊或指形彈簧材料。

5．選擇高導電率的和彈性好的襯墊。選擇襯墊時要考慮結合處使用的頻率。選擇硬韌性材料做成的襯墊，以便劃破金屬上的任何表面。保證同襯墊材料配合的金屬表面沒有任何非導電保護層。     

6．當需要活動接觸時，使用指形壓簧，并要注意保持彈性指簧的壓力。

7．導電橡膠襯墊用在鋁金屬表面時，要注意電化腐蝕作用。純銀填料的橡膠將出現最嚴重的電化腐蝕。銀鍍鋁填料的導電橡膠是鹽霧環(huán)境下用于鋁金屬配合表面的最好襯墊材料。

10-3-5 穿透和開口          

1．要注意由于電纜穿過機殼使整體屏蔽效能降低的程度。典型的未濾波的導線穿過屏蔽體時，屏蔽效能降低30dB以上。                     

2．電源線進入機殼時，，全部應通過濾波器盒。濾波器的輸入端最好能穿出到屏蔽機殼外；若濾波器結構不宜穿出機殼，則應在電源線進入機殼處專為濾波器設置一個隔離艙。信號線、控制線進～穿出機殼時，要通過適當的濾波器。具有濾波插針的多芯連接

器適于這種場合使用。 

3．穿過屏蔽體的金屬控制軸，應該用金屬觸片、接地螺母或射頻襯墊接地。也可不用接地的金屬軸，而用其他軸貫通波導截止頻率比工作頻率高的圓管來做控制軸。必須注意，在截止波導孔內貫通金屬軸或導線時，會嚴重降低屏蔽效能。

4．當要求使用對地絕緣的金屬控制軸時，可用短的隱性控制軸：不調節(jié)時，用螺帽或金

屬襯墊彈性安裝帽蓋住。為熔斷器、插孔等加金屬帽。用導電襯墊和墊圈、螺母等實現鈕子開關防泄漏安裝。  

5．在屏蔽、通風和強度要求高而質量不苛刻時，用蜂窩板屏蔽通風口，最好用焊接方式

保持線連接，防止泄漏。

6．盡可能在指示器、顯示器后面加屏蔽，并對所有引線用穿心電容濾波。

7．使用與機殼連接的金屬網或導電玻璃屏蔽指示器、顯示器的前面。對夾金屬絲的屏蔽玻璃，在保持合理透光度條件下，對30～1000m的屏蔽效能可達50～110dB。在透明塑料或玻璃上鍍透明導電膜，其屏蔽效果一般不大于20dB。但后者可消除觀察窗上的靜電積累，在儀器上常用。

 

10．4  電源的電磁兼容設計

供電電源常由于負載的通斷過渡過程、半導體器件的非線性、脈沖設備及雷電的耦合等因素，而成為電磁干擾源。在直流電源回路中，負載的變化會引起電源噪聲。當電路從一種狀態(tài)轉換為另一種狀態(tài)時，就會在電源線上產生很大的尖峰電流，形成瞬變的噪聲電壓。

10．4．1  電源的噪聲

1．電源噪聲的來源

在PCB中由電源和地造成的電磁兼容問題主要有兩種，一種是電源噪聲，即是在該數字電路系統中，DSP電路、CPU、動態(tài)存儲器件和其他數字邏輯電路在工作過程中邏輯狀態(tài)高速變換，造成系統電流和電壓變化而產生的噪聲，溫度變化時的直流噪聲以及供電電源本身產生的噪聲等。另一種是地線噪聲，即在系統內，如果在各部分的地線之間出現電位差或者存在接地阻抗便會引起接地噪聲。

2．電源噪聲的影響      

在眾多的電子產品中大量地應用了數字器件、模擬器件及數字模擬混合器件，如DSP芯片、CPU、動態(tài)RAM、D／A變換器和其他數字邏輯器件等，當設備工作時這些器件同時工作會使電路板內的電源電壓和地電平波動，導致信號波形產生尖峰過沖或衰減震蕩，造成數字IC電路的噪聲容限下降，從而引起誤動作，其原因是數字IC的開關電流I和電源線、地線的電阻尺所造成的電壓降Er=IR與印條和元器件引腳的分布電感L所造成的感應電壓降E=L（dI/dt）兩者一起作用。

    假如線路中的電流從50uA成2 mA，上升沿為10 ns，則電阻引起的壓降為：Er=IR=2×200=0．4，單位是mV，電惑引起的電壓降是： 

    E=L(dI／dt)=400×(2—0．05)／10≈78(mV)

    可見，由分布電感引起的嚴重電壓降相當大。如果PCB中有好多條高頻數字信號線，則電源和地線的干擾是相當的。

    其次，如果PCB有一部分CMOS電路是數字模擬混合器件，如D／A轉換器件，根據CMOS的基本理論，數字模擬兩部分電路形成在同一個(N-)型的芯片上，假如只有數字部分電源VDD供電，盡管模擬電源未接，VDD的電能也會轉換到模擬部分(N+)上去，VDD電壓依然會出現于模擬電源Vcc腳上。同樣，VDD上存在的噪聲亦會出現在Vcc上由于VDD和Vcc上的噪聲作用就會嚴重影響數模混合電路。

    高速電路的PCB以現在中檔PC的規(guī)格與前幾年相比較，它的中央處理機速度提高了大約一個數量級，而由CP[J消耗的電流也提高了約一個數量級。PCB設計中將高速度和大電流結合一起，E=L(dI/dt)關系式中的“dI／dt”部分的值大幅地提高。事實上，電路板中半寸長的地線可能會感應起超過1 V的電壓。這于某些元器件來說，地電位參考線會感應電壓的話，可能導致工作停止。

    現代的服務器，具有SMP(對稱多處理能力)的體系結構，CPU以500 MHz或以上的頻率來工作，就是電源分布問題的好例子。不可以簡單地建造一個5 V電源并把布線引到相應的總線。以500MHz上限、達20 A或30 A的開關電流為例，它要求每個使用點實際上有獨立的轉換器，還加上一個更大的一級電壓源對這些轉換器全部進行供電。

    如果將PC的電流量變化與10年前的相比，增幅之大實在令人驚詫。再加上時鐘頻率的大幅增加，使得PC和服務器處于極高的dI／dt環(huán)境之下。例如，若L為2.．5uH及C為4×1500 uF，在負載上的瞬變其數量級為200 mV峰對峰值，恢復時間50us。使問題更復雜的還有令CPU進入睡眠之類的模式，然后迅速地喚醒起來，所產生的瞬變是每微秒20～30A的范圍，因而變成為能源管理上的困難問題。

10．4．2  電源的電磁兼容設計方法

根據印制線路板電流的大小，盡量加大電源線寬度，減少環(huán)路電阻。同時，使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

1．采用交流電源濾波器   

    由于交流電源濾波器是低通濾波器，不妨礙工頻電能的通過，而對高頻電磁干擾呈高阻狀態(tài)，有較強的抑制能力。使用交流電源濾波器時，應根據其兩端阻抗和要求的插入衰減系數選擇濾波器的型式。要注意其承受電壓和導通電流的能力，屏蔽與機殼要電氣接觸良好，地線要盡量短，截面足夠大，進出線要遠離，而且濾波器應盡量靠近供電電源。

2．采用電源變壓器加靜電屏蔽   

    由于電源變壓器一、二次側問存在分布電容，進入電源變壓器一次側的高頻干擾能通過分布電容耦合到電源變壓器的二次側。在電源變壓器的一、二次側間增加靜電屏蔽后，該屏蔽與繞組間形成新的分布電容。將屏蔽接地，可以將高頻干擾通過這一新的分布電容引入地，從而起到抗電磁干擾的作用。靜電屏蔽應選擇導電性好的材料，且首尾端不可閉合，以免造成短路。   

3．脈沖電壓的吸收

    對脈沖電壓的電磁干擾可以采用壓敏電阻、固體放電管或瞬態(tài)電壓抑制二極管來吸收。當脈沖電壓吸收器件承受一個高能量的瞬態(tài)電壓脈沖時，其工作阻抗能夠立即降到很低，允許通過很大的電流、吸收很大的功率，從而將電壓鉗制在允許的范圍內。

    壓敏電阻或固態(tài)放電管可應用于直流或交流電路。單向瞬態(tài)電壓抑制二極管應用于直流電路，而雙向瞬態(tài)電壓抑制二極管應用于交流電路。使用脈沖電壓吸收器件時，。應選擇其額定電壓略高于設備的最大工作電壓，以保證無脈沖電壓時，吸收器件的功耗最小。當有脈沖電壓時，其鉗位電壓應低于設備的最高絕緣電壓，以保證設備的安全。另外，其通流能力應大于脈沖電壓所產生的電流。  

4．直流電源的電磁兼容措施   

（1)整流電路的高頻濾波。即在整流管上并聯小電容(0．01uF)，進一步濾掉從變壓器進入的高頻干擾。

（2)直流去耦。即在直流電源和地之間并聯兩個電容，大電容(10～100uF)濾掉低頻干擾，小電容(0．01～0．22uF)濾掉高頻干擾。

    而對于開關電源來說，它會產生強電磁噪聲，帶來極大的干擾?？梢酝ㄟ^保持dV／dt和dI／dt在較低水平，來減小輻射，這也減輕了對開關電源的壓力。這樣的電路包括零電壓開關(ZVS)、零電流開關(ZCS)、共振模式(ZCS)的一種、單端初級電感轉換器(SEPIC)、CK(一套磁結構，以其發(fā)明者命名)等。另外，使用軟開關技術，雖然會稍微降低效率，但在節(jié)省電磁兼容成本和減小濾波或屏蔽所占用空間方面有更大的好處。

    為了保護開關電源免受振蕩尖峰電壓的沖擊，常需要阻尼器，阻尼器連接到有問題的線圈上，可以減小干擾發(fā)射。阻尼器有多種類型，從EMC角度看，RC阻尼器通常在EMC上是最好的，但發(fā)熱量大一些。權衡各方面的利弊，在緩沖器中應謹慎使用感性電阻。

    如果直接把散熱片接到機殼，只是把噪聲引向大地，不能減小總體噪聲發(fā)射水平。較好的做法是把它們接到恰當的電路節(jié)點，比如一次整流輸出端。具有屏蔽作用的絕緣隔離片可以連接到開關電源上，把屏蔽內層接至一次整流端。散熱片也可以經過電容接到有危險電壓的導線上，電容的引線和PCB導線構成的電感可能會與電容“諧振”，這對解決某些特殊頻率上的問題特別有效。   

特別需要注意的是電感和變壓器的磁路要閉合，例如環(huán)形或無縫磁心。環(huán)形鐵粉心適合于存儲磁能的場合。若在磁環(huán)上開縫，則需一個完全短路環(huán)來減小寄生泄漏磁場。而一次側開關噪聲會通過隔離變壓器的線圈匝間電容注入到二次側，在二次側產生共模噪聲。這些噪聲電流難以濾除，而且由于流過路徑較長，會產生發(fā)射現象。有效的技術是將二次側地用小電容連接到一次側電源線上，從而為這些共模電流提供一條返回路徑。但要注意安全，不能超出安全標準標明的總泄漏地電流。這個電容也有助于二次側濾波器更好地工作。線圈匝間屏蔽(隔離變壓器內)可以更有效地抑制二次側上感應的一次側開關噪聲。雖然也曾有過五層以上的屏蔽，但三層屏蔽更常見?？拷跫壘€圈的屏蔽通常連到一次電源線上，靠近二次側線圈的屏蔽經常連到公共輸出地，中間屏蔽體一般連到機殼。

10．4．3  電源供電電路設計中的退耦電容

    電源供電電路電磁兼容設計的常規(guī)做法之一是在印制板的各個關鍵部位配置適當的退耦電容。退耦電容可以抑制因負載變化而產生的噪聲，在安裝時應緊靠IC相應管腳或相應電路焊接。

退耦電容的一般配置原則是：

①電源輸入端跨接10~100uF的電解電容器。如有可能，接100uF以上的更好。

    ②原則上每個集成電路芯片都應布置一個0．01 uF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10 uF的鉭電容。

    ③對于抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間接入退耦電容。

    ④電容引線不能過長，尤其是高頻旁路電容引線更應短。

    ⑤在印制線路板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2 kΩ，C取2．2～47uF。

    ⑥CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。

    ⑦使用邏輯電路時凡能不用高速邏輯電路的就不用；在電源與地之間加去耦電容；注意長線傳輸中的波形畸變；用R-S觸發(fā)器作為按鈕與電子線路之間配合的緩沖。