13．14 高速PCB設(shè)計(jì)

現(xiàn)代電子設(shè)計(jì)離不開(kāi)高速系統(tǒng)的設(shè)計(jì)，這不僅需要借助快速的元件，而且需要需要了解高速電路系統(tǒng)中容易影響系統(tǒng)性能的相關(guān)問(wèn)題，從而對(duì)電路系統(tǒng)進(jìn)行精心的PCB設(shè)計(jì)。

13．14．1什么是高速電路

如何界定高速和低速電路呢，通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過(guò)45MHz~50 MHz，而且工作在這個(gè)頻率之上的電路占到了整個(gè)電路系統(tǒng)一定的比例（比如說(shuō)1/3），這樣的電路系統(tǒng)就可稱(chēng)其為“高速電路系統(tǒng)”。

信號(hào)的傳遞發(fā)生在信號(hào)狀態(tài)改變的瞬間，如上升沿或下降沿。信號(hào)從驅(qū)動(dòng)端到接收端需要經(jīng)過(guò)一段固定的時(shí)間，如果其傳輸時(shí)間小于1/2的上升時(shí)間和下降時(shí)間，那么來(lái)自接收端的反射信號(hào)將在信號(hào)改變狀態(tài)之間到達(dá)驅(qū)動(dòng)端。反之，反射信號(hào)將在信號(hào)改變狀態(tài)之后到達(dá)驅(qū)動(dòng)端。如果反射信號(hào)很強(qiáng)，疊加的波形就有可能會(huì)改變邏輯狀態(tài)，導(dǎo)致系統(tǒng)傳輸錯(cuò)誤。因此，雖然我們不斷地在提高系統(tǒng)速度，但是由此造成的一列問(wèn)題卻不容忽視，應(yīng)慎重對(duì)待。

總的來(lái)講，高速系統(tǒng)存在的問(wèn)題主要是高頻噪聲、高頻輻射干擾、振蕩、反射和串?dāng)_等。下面就針對(duì)這一些問(wèn)題來(lái)詳細(xì)講解設(shè)計(jì)高速PCB板的方法。

13．14．2高速PCB板的設(shè)計(jì)方法

設(shè)計(jì)高速PCB板時(shí)，首先要考慮系統(tǒng)因高速而可能帶來(lái)的問(wèn)題，然后采取相應(yīng)的對(duì)策予以避免。具體方法如下：

1．確定PCB板中的高速區(qū)域

在PCB板上，每英寸的延時(shí)為0167ns。但是，如果過(guò)孔和器件引腳較多，對(duì)布線網(wǎng)絡(luò)的規(guī)則約速設(shè)置較多，就會(huì)不同程度地增加信號(hào)傳輸延時(shí)，如果板上有GaAS芯片（GaAs就是砷化鉀。傳統(tǒng)的芯片工藝是使用硅作為材料，而采用砷化鉀作為材料具有硅所不及的很多優(yōu)點(diǎn)，如工作速度快，發(fā)熱小，可在不加散熱片的條件下運(yùn)行在較高的工作頻率。），則最大布線長(zhǎng)度為8.62mm。通常高速邏輯器件的信號(hào)上升時(shí)間大約為0.2ns，這里假設(shè)Tr為信號(hào)上升時(shí)間，Tpd為信號(hào)線傳播延時(shí)，如果Tr≥4Tpd，信號(hào)落在安全區(qū)域；如果4Tpd≥Tr≥2Tpd，信號(hào)落在不確定區(qū)域；如果Tr≤2Tpd，信號(hào)落在問(wèn)題區(qū)域，這樣對(duì)于落在不確定區(qū)域及問(wèn)題區(qū)域的信號(hào)，就應(yīng)該使用高速布線方法。

2．合理確定PCB布線的拓?fù)浣Y(jié)構(gòu)

當(dāng)使用高速邏輯器件時(shí)，除非走線分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下，PCB走線可采用兩種基本拓?fù)浣Y(jié)構(gòu)：菊花鏈（Daisy Chain）拓?fù)浣Y(jié)構(gòu)走線和星形（Star）拓?fù)浣Y(jié)構(gòu)走線。

對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開(kāi)始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來(lái)改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，采用的方法是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：Stub Delay≤Trt*0.1。例如，高速TTL電路中的分支端長(zhǎng)度應(yīng)小于1.5英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終端。但是這種走線拓?fù)浣Y(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收是不同步的。

星形拓?fù)浣Y(jié)構(gòu)可以有效地避免時(shí)鐘信號(hào)的不同步問(wèn)題，但在密度很高的PCB板上通過(guò)手工完成布線是十分困難的。所以采用自動(dòng)布線器是完成星形布線的最好方法。每條分支上都需要終端阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過(guò)手工計(jì)算，也可通過(guò)CAD工具計(jì)算出特征阻抗值和終端匹配電阻值。

3．匹配終端的設(shè)計(jì)

在電路設(shè)計(jì)中，有時(shí)為了使信號(hào)終端匹配，會(huì)使用簡(jiǎn)單的終端電阻，但實(shí)際中可選擇使用更復(fù)雜的匹配終端來(lái)更好地實(shí)現(xiàn)。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號(hào)工作比較穩(wěn)定的情況。這種方式最適合對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其缺點(diǎn)是RC匹配終端中的電容可能會(huì)影響信號(hào)的形狀和傳播速度。串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號(hào)的傳輸。這種方式適用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路。

串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào)，并且可以很好地避免噪聲，典型的用于TTL電平輸入信號(hào)。如圖13.14.1所示的是常見(jiàn)的幾種終端匹配方法。

圖13.14.1常用終端電阻匹配方法

此外，對(duì)終端匹配電阻的封裝型式和安裝方式也必考慮。通常SMD表面貼裝電阻比通孔元件具有更低的電感，所以SMD封裝元件成為首選。普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝位置較低，所以有更低的電感。但過(guò)熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開(kāi)路，造成PCB走線終端匹配失效，成為潛在的失敗因素。

4．電磁干擾抑制

在PCB設(shè)計(jì)中，不管是對(duì)于低速還是高速電路，抑制電磁干擾的一個(gè)重要途徑就是讓PCB板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)，可以采用多層PCB板即一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小，也是減少電磁輻射一種比較有效的方法，這種方法可采用“表面積層”技術(shù)（Build-up）設(shè)計(jì)制作PCB來(lái)實(shí)現(xiàn)。表面積層技術(shù)為通過(guò)在普通工藝PCB上增加薄絕緣層和用于貫穿這些層的微孔的組合來(lái)實(shí)現(xiàn)，電阻和電容可埋在表層下，這樣單位面積上的走線密度會(huì)增加近一倍，因而能在一定程度上縮小PCB的體積。PCB體積的縮小意味著電流回路、分支走線長(zhǎng)度的縮小，而電磁輻射大小近似正比于電流回路的面積，所以電磁輻射相應(yīng)得到了降低；同時(shí)PCB體積的縮小使高密度引腳封裝器件得以使用，從這一點(diǎn)又可使信號(hào)節(jié)點(diǎn)間的連線長(zhǎng)度和電流回路縮短，從而提高電磁兼容特性。

5．高頻旁路電容濾波

單獨(dú)的電源層無(wú)法對(duì)系統(tǒng)的供電電源進(jìn)行濾波，需要借助高頻旁路電容進(jìn)行濾波，但是對(duì)于旁路電容的選擇并不是和在低頻電路中那樣越大越好。由于在高頻系統(tǒng)中，電容（C）產(chǎn)生的寄生電阻和寄生電感（L）使得電容的工作特性發(fā)生了一些變化，它相當(dāng)于一個(gè)等效的諧振回路。當(dāng)大電容的的頻率低于小于電容的FR（FR=1//LC）時(shí)，大電容的阻抗就比小電容的小，而當(dāng)頻率高于小電容的FR時(shí)，則兩個(gè)電容的阻抗基本一致。所以，一個(gè)濾波器能夠很好地消除60Hz的干擾信號(hào)，但是卻不一定能消除如100MHz甚至更高的噪聲。表8-2列出了在高頻濾波中的各種旁路電容選擇方案。

表13-2    旁路電容選擇方案

電容類(lèi)型	電容量大小	用     途
電解電容	1uF~20 uF	通常用于電路板的電源濾波
玻璃封裝陶瓷電容	0.01 uF~0.1 uF	用作芯片的旁路電容，且常常與電解電容并聯(lián)，以擴(kuò)展濾波器的帶寬，增加阻帶
陶瓷片電容	0.01 uF~0.1 uF	主要用于芯片濾波，偏重小尺寸時(shí)也有用
非鐵磁電容	＜0.1 uF	用于對(duì)噪音敏感器件的旁路，常與其他的陶瓷片電容并聯(lián)，以增加阻帶
穿心電容	—	用于濾除上百M(fèi)Hz或者GHz的高頻干擾噪聲信號(hào)。但是這種電容怕高溫和溫度沖擊，所以焊接困難，需要專(zhuān)門(mén)的焊接設(shè)備

在PCB板上，電容一般要盡量靠近芯片引腳位置，且最好芯片的每個(gè)電源引腳都放置一個(gè)旁路濾波電容，放置時(shí)使電容和芯片引腳在同一點(diǎn)與電源和地接觸。對(duì)于貼片器件，通常將電容放置到PCB板芯片的正下方以縮短與芯片的距離。

6．其他提高系統(tǒng)抗干擾措施

（1）布線時(shí)，電源線和地線要盡量粗。這樣除了減小壓降外，更重要的是能夠降低耦合噪聲。

（2）對(duì)于一些芯片閑置的I/O口，不要懸空，要接地或接電源。對(duì)于IC其他閑置引腳，應(yīng)在不改變系統(tǒng)邏輯的情況下接地或接電源。

（3）對(duì)系統(tǒng)使用電源監(jiān)控及看門(mén)狗電路，如IMP809/810（MAX809/810）、IMP706、IMP813、X25043、X25045等，這樣可大幅度提高整個(gè)電路的抗干擾性能。

（4）在速度能滿足要求的前提下，盡量降低系統(tǒng)的晶振頻率及選用相對(duì)較低速的數(shù)字電路。

（5）IC器件盡量直接焊在電路板上，以減少I(mǎi)C座的使用。

（6）時(shí)鐘信號(hào)線盡量短，并且在PCB上使用地線護(hù)送。

（7）信號(hào)輸出走線和返回走線圍成的面積要盡量小，以降低天線效應(yīng)，方法是輸出信號(hào)和返回信號(hào)采用平行走線，多層板由于內(nèi)電層提供了大面積地平面，所以能夠得到保證，但是對(duì)于單面板和雙面板，則可添加額外的地線走線來(lái)實(shí)現(xiàn)。

（8）對(duì)于較高頻率的系統(tǒng)，應(yīng)盡量使用貼片元件，以減少與射頻電流有關(guān)的環(huán)路面積。

（9）對(duì)于具有高速、中速和低速電路的系統(tǒng)，應(yīng)注意PCB分區(qū)設(shè)計(jì)和合理布局，以提高系統(tǒng)的抗干擾能力。

13．15 混合信號(hào)PCB設(shè)計(jì)

許多電子產(chǎn)品的電路原理圖既含有模擬信號(hào)部分，又含有數(shù)字信號(hào)部分。為了降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾，此時(shí)的印刷電路板設(shè)計(jì)一般采用混合信號(hào)PCB分區(qū)設(shè)計(jì)方法。

首先想到的是在PCB設(shè)計(jì)時(shí)對(duì)地平面進(jìn)行了分割，但是混合信號(hào)PCB分區(qū)設(shè)計(jì)是一個(gè)很復(fù)雜的過(guò)程，需要考慮很多問(wèn)題，并不是只對(duì)地電層進(jìn)行了分割就行了。下面就對(duì)如何更好地對(duì)混合信號(hào)PCB進(jìn)行分區(qū)的方法做一個(gè)詳細(xì)的介紹。

如何降低數(shù)學(xué)信號(hào)和模擬信號(hào)間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容（EMC）的兩個(gè)基本原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面。相反，如果系統(tǒng)存在兩個(gè)參考面，就可能形成一個(gè)偶極天線；而如果信號(hào)不能通過(guò)盡可能小的環(huán)路返回，就可能形成一個(gè)大的環(huán)狀天線。在設(shè)計(jì)中要盡可能避免這兩種情況。

注意：小型偶極天線的輻射大小與線的長(zhǎng)度、流過(guò)的電流大小以及頻率成正比；小型環(huán)狀天線的輻射大小與環(huán)路面積、流過(guò)環(huán)路的電流大小以及頻率的平方成正比。

在一般情況下，將地平面分割為模擬地和數(shù)字地兩部分，但是這樣就很難避免在兩個(gè)地平面上的跨越走線。這樣不但起不到降低干擾的作用，反而會(huì)使干擾更加嚴(yán)重。下面就對(duì)混合電路PCB的地平面的4種解決方案進(jìn)行對(duì)比和討論。

如圖13.15.1所示的對(duì)地平面的處理方式是一種常見(jiàn)的對(duì)地平面的分割形式。可以看信號(hào)線跨越了兩個(gè)地之間的分割間隙，當(dāng)在被分割的這兩個(gè)地的某處將這兩個(gè)地通過(guò)單點(diǎn)連接進(jìn)行共地后，地電流將會(huì)形成一個(gè)大的環(huán)路。流經(jīng)大環(huán)路的高頻電流會(huì)產(chǎn)生輻射和很高的地電感，如果流過(guò)大環(huán)路的電低電平模擬電流，該電流很容易受到外部信號(hào)干擾。最糟糕的是當(dāng)把分割地在電源處連接在一起時(shí)，將形成一個(gè)非常大的電流環(huán)號(hào)。另外，模擬地和數(shù)字地通過(guò)一個(gè)長(zhǎng)導(dǎo)線連接在一起會(huì)構(gòu)成偶極天線。

圖13.15.1第一種地平面處理方式

圖13.15.2顯示了第二種對(duì)地平面的處理方式。它是在第一種分割方法的基礎(chǔ)上增加一個(gè)連接兩個(gè)分割區(qū)域的連接橋。所有需要跨越這兩個(gè)區(qū)域的走線都通過(guò)地連接橋的上面走線。通過(guò)這樣的處理后，在每個(gè)信號(hào)線的下方都能夠提供一個(gè)直接的電流回流路徑，從而使形成的環(huán)路面積很小。

圖13.15.2  第二種地平面處理方式

除了通過(guò)印制線實(shí)現(xiàn)分割區(qū)間隙之間的信號(hào)傳遞，還可采用光隔離器件或變壓器實(shí)現(xiàn)。對(duì)于前者，跨越分割間隙的是光信號(hào)；而在采用變壓器的情況下，跨越分割間隙的是磁場(chǎng)。還有一種可行的辦法是采用差分信號(hào)，即信號(hào)從一條信號(hào)線流入，從另外一條信號(hào)線返回，在這種情況下，不需要地線作為回流路徑。

要深入探討數(shù)學(xué)信號(hào)對(duì)模擬信號(hào)的干擾必須先了解高頻電流的特性。高頻電流總是選擇阻抗最?。姼凶畹停?，直接位于信號(hào)下方的路徑，因此返回電流會(huì)流過(guò)鄰近的電路層，而無(wú)論這個(gè)臨近層是電源層還是地線層。

在實(shí)際工作中一般傾向于使用統(tǒng)一地，而將PCB分區(qū)為模擬部分和數(shù)字部分。模擬信號(hào)在電路板所有層的模擬區(qū)內(nèi)布線，而數(shù)字信號(hào)在數(shù)字電路區(qū)內(nèi)布線。在這種情況下，數(shù)字信號(hào)返回電流不會(huì)流入到模擬信號(hào)的地。只有將數(shù)字信號(hào)布線在電路板的模擬部分之上或者將模擬信號(hào)布線在電路板的數(shù)字部分之上時(shí)，才會(huì)出現(xiàn)數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾。出現(xiàn)這種問(wèn)題并不是因?yàn)闆](méi)有分割地，真正的原因是數(shù)字信號(hào)的布線不適當(dāng)。PCB設(shè)計(jì)采用統(tǒng)一地，通過(guò)數(shù)字電路和模擬電話分區(qū)以及合適的信號(hào)布線，通?？梢越鉀Q一些比較困難的布局布線問(wèn)題，同時(shí)也不會(huì)產(chǎn)生因地平面分割帶來(lái)的一些潛在麻煩。在這種情況下，元器件的布局和分區(qū)就成為決定設(shè)計(jì)優(yōu)劣的關(guān)鍵。如果布局布線合理，數(shù)字地電流將限制在電路板的數(shù)字部分，不會(huì)干擾模擬信號(hào)。對(duì)于這樣的布線必須仔細(xì)地檢查和核對(duì)，要保證百分之百遵守布線規(guī)則。否則，一條信號(hào)線走線不當(dāng)就會(huì)徹底破壞一個(gè)本來(lái)非常不錯(cuò)的電路板。

通常大多數(shù)A/D轉(zhuǎn)換芯片都提供了一個(gè)模擬地引腳（AGND）和數(shù)字地引腳（DGND），即芯片內(nèi)部沒(méi)有將這兩個(gè)地進(jìn)行連接，需要設(shè)計(jì)者在外部實(shí)現(xiàn)連接。而且通常芯片廠家會(huì)在芯片的數(shù)據(jù)手冊(cè)上提供一種建議的連接即通過(guò)最短的走線將芯片的模擬地引腳和數(shù)字地引腳接到低阻抗地平面上。但是通過(guò)與數(shù)字地引腳連接產(chǎn)生的寄生電容也會(huì)將數(shù)字噪聲耦合到模擬電路上，導(dǎo)致對(duì)模擬電路的數(shù)字干擾，所以一般是將數(shù)字地引腳和模擬地引腳都接到模擬地上，這樣就出現(xiàn)了另外一個(gè)問(wèn)題：數(shù)字信號(hào)的去耦電容的接地端應(yīng)當(dāng)接到數(shù)字地上還是模擬地上呢？

為了解決上面的問(wèn)題，給出了如下兩種在不同情況下的解決方案。

方案一：如果系統(tǒng)中的A/D轉(zhuǎn)換器數(shù)量較少，可以采用如圖13.15.3所示的方法。首先將地平面分割為模擬地和數(shù)字地兩部，然后在A/D轉(zhuǎn)換器下面把模擬地和數(shù)字地部分連接在一起。特別要注意的是采取該方法時(shí)，必須保證兩個(gè)地之間的連接橋?qū)挾扰cIC等寬，并且任何信號(hào)線都不能跨越分割間隙。

圖13.15.3  A/D轉(zhuǎn)換器數(shù)量較少時(shí)的處理辦法

方案二：如果系統(tǒng)中的A/D轉(zhuǎn)換器數(shù)量較多，則可以采用如圖13.15.4所示的方法。首先將統(tǒng)一的地分為模擬部分和數(shù)字部分，而不是對(duì)地平面進(jìn)行分割。這樣的布局布線方式既滿足了IC器件廠商對(duì)模擬地和數(shù)字地引腳實(shí)現(xiàn)低阻抗連接的要求，同時(shí)又不會(huì)形成環(huán)路天線或偶極天線而產(chǎn)生EMC問(wèn)題。

圖13.15.4  A/D轉(zhuǎn)換器數(shù)量較多時(shí)的區(qū)域分割

混合信號(hào)的PCB分區(qū)設(shè)計(jì)是比較復(fù)雜的工作，在設(shè)計(jì)中時(shí)常需要注意的問(wèn)題有以下幾點(diǎn)。

（1）將PCB分區(qū)為獨(dú)立的模擬部分和數(shù)字部分。

（2）對(duì)PCB中的元器件進(jìn)行合理的布局，如對(duì)A/D轉(zhuǎn)換器件實(shí)行跨分區(qū)放置等。

（3）盡量不要對(duì)地進(jìn)行分割，在電路板的模擬部分和數(shù)字部分下面保證具有統(tǒng)一地。

（4）在電路板的所有層中，數(shù)字信號(hào)只能在電路板的數(shù)字部分布線，模擬信號(hào)只能在電路板的模擬部分布線。

（5）對(duì)電路中的模擬電源和數(shù)字電源進(jìn)行分割。

（6）PCB中的布線不能跨越分割電源面之間的間隙，如果必須跨越分割電源之間間隙的信號(hào)線，則要位于緊鄰大面積地的布線層上。

（7）對(duì)PCB的布線要設(shè)置正確的布線規(guī)則，以利于對(duì)設(shè)計(jì)進(jìn)行檢查。