§2.5 8086的引線

　　本節(jié)概述

　　概念1：有40個引腳，其中地址線有20根，16根分時復用的數(shù)據(jù)線，還有控制線，如圖2-8所示。

　　某些引腳上的信號，在不同時刻具有不同的意義。例如，AD15~AD0，在某些時候表示地址A15~A0，在另一些時候表示數(shù)據(jù)D15~D0。

　　概念2：

　　8086組成系統(tǒng)時，根據(jù)系統(tǒng)規(guī)模大小，有兩種組態(tài)：最小組態(tài)(或稱最小模式)、最大組態(tài)(或稱最大模式)。若8086與小容量存儲器及少量外設(shè)接口相連，就可連成最小組態(tài)。由于系統(tǒng)規(guī)模小，負載輕，可以直接用CPU的控制信號作為系統(tǒng)的控制信號。所以，8086工作于最小組態(tài)時，可用于構(gòu)成一個單處理機系統(tǒng)，此時，由CPU提供所有總線控制信號。

　　若系統(tǒng)規(guī)模大，負載重，就要組成最大組態(tài)。此時由系統(tǒng)"總線控制器"根據(jù)8086的狀態(tài)信號S1~S0，產(chǎn)生總線控制信號，這樣，在最小組態(tài)時提供控制信號的引腳將被重新賦予新功能，以支持多處理器系統(tǒng)。

　　系統(tǒng)的組態(tài)由CPU引腳MN/MX來控制，若MN/MX接電源VCC，則系統(tǒng)處于最小組態(tài);若MN/MX接地，系統(tǒng)處于最大組態(tài)。

　　本節(jié)內(nèi)容

　　1.最小模式和最大模式的概念

　　2.最小組態(tài)

　　3.大組態(tài)

　　4.其它引線信號

　　§2.5.1 最小模式和最大模式的概念

　　為了盡可能適應(yīng)各種各樣的使用場合，在設(shè)計8086/8088CPU芯片時，使它們可以在兩種模式下工作，即最小模式和最大模式。

　　所謂最小模式，就是在系統(tǒng)中只有8086或者8088一個微處理器。在這種系統(tǒng)中，所有的總線控制信號都直接由8086或8088產(chǎn)生，因此，系統(tǒng)中的總線控制電路被減到最少，這些特征就是最小模式名稱的由來。

　　最大模式是相對最小模式而言的。最大模式用在中等的或者大型的8086/8088系統(tǒng)中。在最大模式系統(tǒng)中，總是包含有兩個或多個微處理器，其中一個主處理器就是8086或者8088，其他的處理器稱為協(xié)處理器，它們是協(xié)助主處理器工作的。

　　和8086/8088配合的協(xié)處理器有兩個，一個是數(shù)值運算協(xié)處理器8087，一個是輸入/輸出協(xié)處理器8089。

　　8087是一種專用于數(shù)值運算的處理器，它能實現(xiàn)多種類型的數(shù)值操作，比如高精度的整數(shù)和浮點運算，也可以進行超越函數(shù)(如三角函數(shù)、對數(shù)函數(shù))的計算。在通常情況下，這些運算往往通過軟件方法來實現(xiàn)，而 8087是用硬件方法來完成這些運算的，所以，在系統(tǒng)中加入?yún)f(xié)處理器8087之后，會大幅度地提高系統(tǒng)的數(shù)值運算速度。

　　8089在原來上有點像帶有兩個DMA通道的處理器，它有一套專用于輸入/輸出操作的指令系統(tǒng)，但是，8089又和DMA控制器不同，它可以直接為輸入/輸出設(shè)備服務(wù)，使8086或8088不再承擔這類工作。所以，在系統(tǒng)中增加協(xié)處理器8089后，會明顯提高主處理器的效率，尤其是在輸入/輸出頻繁的場合。

　　關(guān)于8086/8088到底工作在最大模式還是最小模式，這完全由硬件決定。

　　§2.5.2 最小組態(tài)

　　1、 INTA(Interrupt Acknowlege，中斷響應(yīng)，輸出引腳24)

　　中斷響應(yīng)信號，低電平有效。8086響應(yīng)外界中斷請求時，執(zhí)行"中斷響應(yīng)"周期"，它由兩個"總線周期"構(gòu)成，在每個中斷響應(yīng)的總線周期 均有效。

　　"中斷(Interrupt)"是一種操作，它使CPU中止正在執(zhí)行的程序，

　　而轉(zhuǎn)入稱為"中斷處理程序(Interrupt Handler)"(或稱中斷服務(wù)程序Interrupt Service，或稱中斷例程Interrupt Routine)的程序。當中斷處理程序執(zhí)行完后，CPU接著執(zhí)行被中斷的程序(相對于中斷處理程序來說，被中斷的程序稱為主程序)，如圖2-9所示。

　　多個外部設(shè)備一般通過"中斷控制器"8259向CPU提出中斷請求，8259也向CPU提供"中斷類型碼"，以標識是那一個外部設(shè)備在向CPU請求中斷。CPU用中斷響應(yīng)信號INTA通知8259。在中斷響應(yīng)信號INTA的第二個周期，8259向CPU提供中斷類型碼，中斷類型碼如圖2-10所示。

　　2、ALE(Address Latch Enable，地址鎖存允許，輸出引腳25)

　　地址鎖存允許信號，高電平有效。8086的某些引腳是分時復用的，例如，AD15~AD0引腳上，在T1時刻出現(xiàn)地址信號A15~A0，在其他時刻，這些引腳作為他用，因此，需要把T1時刻出現(xiàn)的地址信號鎖存起來，一般用"地址鎖存器"8282/8283鎖存地址信號。ALE信號的作用是，啟動地址鎖存器工作(在ALE下降沿，使地址信號裝入地址鎖存器中)，地址鎖存器8282和74LS373的引腳如圖2-11所示。地址鎖存器(如INTEL8282)工作情況：

　　OE：輸出允許信號

　　OE有效時，輸出DO0～DO7有效

　　OE無效時，輸出DO0～DO7高阻

　　STB：選通信號

　　STB有效時：輸出DO7～D00等于輸入DI7～DI0

　　STB無效時：輸出DO7～D00不變(無論輸入DI7～DI0如何變化)

　　8086最小模式的典型配置如圖1-12所示。

　　3、DEN(Data Enable，輸出，三態(tài)，引腳26)

　　數(shù)據(jù)允許信號，低電平有效。在信號作為數(shù)據(jù)收發(fā)器8286/8287的允許傳送信號時，DEN為手法器提供一個控制信號，表示CPU當前準備發(fā)送或接受一個數(shù)據(jù)。總線收發(fā)器將DEN作為輸出允許信號。

　　DEN信號的電平輸出情況如下：在每個存儲器訪問周期和I/O訪問周期為低電平，即有效電平;在中斷響應(yīng)周期，也為有效電平。不過，如果是讀周期或者是中斷響應(yīng)周期，DEN在T2狀態(tài)的中間開始有效，并且一直保持到T4狀態(tài)的中間;如果是寫周期，DEN在T2狀態(tài)的一開始就成為有效電平，并且，一直保持到T4狀態(tài)的中間。在DMA方式時，DEN被浮置為高阻狀態(tài)。

　　4、 DT/R(Data Transmit / Receiver，輸出，三態(tài)，引腳27)

　　數(shù)據(jù)發(fā)送/接收信號，用于確定數(shù)據(jù)收發(fā)器8286/8287的數(shù)據(jù)傳送方向，8286的引腳圖如圖2-13。

　　DT/R=1，發(fā)送，數(shù)據(jù)從CPU→數(shù)據(jù)總線;

　　DT/R=0，接收，數(shù)據(jù)從數(shù)據(jù)總線→CPU。

　　8286工作情況：

　　8286是數(shù)據(jù)收發(fā)器，可以接受或發(fā)送數(shù)據(jù)

　　T=1時發(fā)送，信號從A7..A0→B7..B0

　　T=0時接受，信號從B7..B0→A7..A0

　　OE=1時，允許接受或發(fā)送

　　OE=0時，A7..A0和B7..B0均為高阻狀態(tài)

　　5、M/IO(Memory，Input、Output，輸出，三態(tài)，引腳28)

　　CPU發(fā)出該信號，通知外部電路，此時是訪問存儲器，還是訪問I/O設(shè)備。

　　M/IO=1(高電平)，訪問存儲器;

　　M/IO=0(低電平)，訪問I/O設(shè)備。

　　一般在前一個總線周期的T4狀態(tài)，M/IO就成為有效電平，然后開始一個新的總線周期。在此周期中，M/IO一直保持有效電平，直到本周期的T4狀態(tài)為止。在DMA方式時，M/IO被浮置為高阻狀態(tài)。在8088中，此引腳的電平狀態(tài)與8086相反。

　　6、WR(Write，輸出，三態(tài)，引腳29)

　　低電平有效，CPU發(fā)出該信號，表示此時進行寫操作(寫存儲器或I/O，由 M/IO信號決定)。對任何寫操作，WR只在T2、T3、TW期間有效。在DMA方式時，WR被浮置為高阻狀態(tài)。

　　7、RD(Read，輸出，三態(tài)，引腳32)

　　低電平有效，CPU發(fā)出該信號，表示此時進行讀操作(讀存儲器或I/O，由M/IO信號決定),如表2-3所示。

　　8、HOLD(Hold Request，輸入，引腳31)，總線請求信號HLDA(Hold Acknolege，輸出，引腳30)，總線請求允許信號

　　在微型計算機中，所有設(shè)備均連接至總線上，能夠控制總線(即控制總線上的設(shè)備)且正在控制總線的設(shè)備稱為"總線主設(shè)備(Master)"，被控制的設(shè)備稱為"總線從設(shè)備"(Slave)。一般情況下，CPU作為總線主設(shè)備，使用總線(控制其他設(shè)備)。

　　當其他設(shè)備請求占用總線時，向CPU發(fā)出總線請求信號HOLD;CPU收到該信號后，如果同意，就發(fā)出一個允許信號HLDA，同時，CPU使自己的地址線、數(shù)據(jù)線及相應(yīng)的控制信號線浮空，不干擾總線的工作。申請使用總線的設(shè)備在收到CPU發(fā)出的HLDA后，就可以使用總線了，在使用完總線后，撤消HOLD(使其為低電平)信號，CPU檢測到HOLD消失后，撤消HLDA(使其為低電平)，又恢復了對總線的控制權(quán),時序如圖2-14，2-15所示。

　　1、DMA向CPU發(fā)出總線保持信號HOLD。

　　2、CPU在下一個CLK周期的上升沿檢測到該請求。

　　3、CPU在總線周期的T4或Ti狀態(tài)發(fā)出HOLD(CPU僅在這兩個狀態(tài)才能發(fā)出HOLD)。并使AD15~AD0，A19/S6~A16/S3，INTA，RD，WR，DEN，DT/R信號浮空。同時，DMA獲得對總線的控制權(quán)。

　　4、DMA使用完系統(tǒng)總線，清除HOLD信號。

　　5、CPU在CLK上升沿檢測到HOLD已消失。

　　6、CPU在下降沿清除HLDA，并可重新驅(qū)動上述信號，既獲得對系統(tǒng)總線的控制權(quán)。