§2.5.3 最大組態(tài)

　　當(dāng)引腳MN/MX接地時(shí)，系統(tǒng)處于最大組態(tài)。

　　1、QS1、QS0(Queue Status，輸出，引腳24、25)

　　隊(duì)列狀態(tài)信號(hào)，反映CPU內(nèi)部的指令隊(duì)列情況。設(shè)置這兩個(gè)引腳的目的在于讓數(shù)學(xué)協(xié)處理器8087追蹤8086的指令隊(duì)列，以便使8087進(jìn)行指令的擴(kuò)展處理。每種狀態(tài)和指令的關(guān)系如表2-4所示。

　　表2-4指令隊(duì)列狀態(tài)

　　表2-5　總線周期狀態(tài)信號(hào)

　　2、S2、S1、S0(Bus Cycle Status，輸出，三態(tài)，引腳28、27、26)

　　總線周期狀態(tài)信號(hào)。表示總線周期的類型，總向控制器8288根據(jù)這些信號(hào)產(chǎn)生總線控制信號(hào)，如表2-5所示。

　　3、RQ/GT1、RQ/GT0(Request/Grant，雙向，引腳30，31)

　　最大組態(tài)時(shí)使用的總線請(qǐng)求/允許信號(hào)。請(qǐng)求和允許均在同一根信號(hào)線上傳送，兩根信號(hào)線可以連接兩組總線主設(shè)備，其中RQ/GT0比RQ/GT1的優(yōu)先權(quán)較高,如圖2-16所示。

　　請(qǐng)求和允許的順序如下：

　　(1) 請(qǐng)求：外部的總線主設(shè)備發(fā)出一個(gè)寬度為一個(gè)時(shí)鐘周期的脈沖給CPU，表示總線請(qǐng)求。(相當(dāng)于最小組態(tài)時(shí)的HOLD信號(hào))。

　　(2) 允許：CPU在下一個(gè) 或 期間，在同一根信號(hào)線上發(fā)出一個(gè)寬度為一個(gè)時(shí)鐘周期的脈沖給請(qǐng)求總線的主設(shè)備，表示允許使用總線，同時(shí)，CPU釋放總線(其信號(hào)浮空)。(相當(dāng)于最小組態(tài)時(shí)的HLDA信號(hào))。

　　(3) 釋放：總線主設(shè)備使用完總線后，在同一根信號(hào)線上發(fā)出一個(gè)寬度為一個(gè)時(shí)鐘周期的脈沖給CPU，表示釋放總線。CPU檢測(cè)到該信號(hào)后，又獲得總線控制權(quán)。

　　4、LOCK(Bus Lock，輸出，三態(tài)，引腳29)

　　總線鎖定信號(hào)(或稱總線封鎖信號(hào))，低電平有效。某指令被執(zhí)行時(shí)，如果不希望其他總線主設(shè)備占用總線而使該指令被暫停，則在該指令前加"前綴指令"LOCK，例如： LOCK XCHG AL，Varible 。CPU在執(zhí)行上面的指令時(shí)，輸出總線鎖定信號(hào)LOCK，此時(shí)，即使有總線主設(shè)備請(qǐng)求總線，CPU要等到該指令執(zhí)行完后，才允許總線主設(shè)備使用總線。在DMA期間，LOCK端被浮空而處于高阻狀態(tài)。

　　圖2-17是8086在最大模式下的典型配置。

　　§2.5.4其他信號(hào)

　　1、AD15~AD0(Address /Data ，雙向，三態(tài))

　　分時(shí)復(fù)用總線，在AD15~AD0引腳上，在T1時(shí)刻出現(xiàn)地址信號(hào)AD15~AD0，地址鎖存器8282把這些地址信號(hào)鎖存起來，用以指出CPU訪問存儲(chǔ)器或I/O的地址。在T2、T3、TW、和T4時(shí)刻，這些引腳作為數(shù)據(jù)的輸入/輸出引腳。

　　2、A19/S6~A16/S3(Address /Status，輸出，三態(tài))

　　這些引腳也是分時(shí)復(fù)用的，在T1時(shí)刻出現(xiàn)地址信號(hào)的高4位A19/S6，地址鎖存器8282也把這4位地址信號(hào)鎖存起來。在T2、T3、TW和T4時(shí)刻，這些引腳的輸出S6~S3，表示8086CPU的狀態(tài)，S4、S3用以指示是哪一個(gè)段寄存器正在被使用，其編碼如表2-6所示。S5表示允許中斷標(biāo)志位，它在每個(gè)時(shí)鐘周期的開始時(shí)修改;S6始終為低指示8086在使用總線;S7是輸出信號(hào)，低電平有效，在DMA方式時(shí)，此線懸空，S7、S6、S5如表2-7所示。

　　表2-6 段寄存器的使用狀況(S4、S3)

　　表2-7 S5、S6、S7

　　3、BHE/S7(Bus High Enable /Status，輸出，三態(tài)，第34腳)

　　該引腳也是分時(shí)復(fù)用的，在T1時(shí)刻出現(xiàn)BHE信號(hào)，地址鎖存器8282也把BHE信號(hào)鎖存起來。在T2、T3、TW和T4時(shí)刻，該引腳的輸出狀態(tài)信號(hào)S7如圖2-18所示。

　　8086CPU的數(shù)據(jù)總線為16根，分為高8位和低8位兩組。兩組數(shù)據(jù)總線可以同時(shí)使用或單獨(dú)使用，BHE信號(hào)表示高8位數(shù)據(jù)總線有效。一般用BHE信號(hào)和A0信號(hào)的組合，表示在數(shù)據(jù)總線上傳送的信息是字或字節(jié)，并指出在哪8位數(shù)據(jù)線上傳送,如表2-8所示。

　　表2-8　存儲(chǔ)體的選擇

　　4、READY(輸入，第22腳)

　　準(zhǔn)備就緒信號(hào)。當(dāng)CPU讀寫存儲(chǔ)器或I/O設(shè)備時(shí)，如果存儲(chǔ)器或I/O設(shè)備"就緒"(CPU讀取時(shí)，存儲(chǔ)器或I/O設(shè)備已把數(shù)據(jù)送到總線上;CPU寫入時(shí)，存儲(chǔ)器或I/O設(shè)備已從總線上獲得數(shù)據(jù))，則使READY信號(hào)為高電平，若未就緒，則使READY信號(hào)為低電平。

　　CPU在總線周期的T2結(jié)束、T3開始時(shí)，檢查READY信號(hào)線，若READY=1(高電平)，CPU進(jìn)入T4狀態(tài)，完成本次操作。若READY=0(低電平)，CPU在TW狀態(tài)后插入一個(gè)或幾個(gè)T4狀態(tài)，直到存儲(chǔ)器或I/O設(shè)備使READY信號(hào)為高電平，CPU進(jìn)入 狀態(tài)，完成本次操作。

　　5、INTR(Interrupt Request，輸入，第18引腳)

　　可屏蔽中斷請(qǐng)求信號(hào)，高電平有效。CPU每執(zhí)行完一條指令時(shí)，均檢查INTR信號(hào)線的狀態(tài)。若INTR為高電平，表示有某個(gè)外部設(shè)備在申請(qǐng)中斷，CPU是否響應(yīng)該申請(qǐng)(是否轉(zhuǎn)入對(duì)應(yīng)的中斷處理程序)，取決于CPU內(nèi)部標(biāo)志寄存器的中斷允許位IF(Interrupt Enable Flag)。若IF=1(允許)，則CPU進(jìn)入中斷響應(yīng)周期，然后執(zhí)行對(duì)應(yīng)的中斷處理程序;若IF=0(禁止)，則CPU不處理該請(qǐng)求。由此可見，INTR上的請(qǐng)求信號(hào)，可以用軟件設(shè)置IF標(biāo)志來屏蔽，因此稱為可屏蔽中斷請(qǐng)求信號(hào)。

　　6、NMI(Non Maskable Interrupt，輸入，第17腳)

　　非屏蔽中斷請(qǐng)求信號(hào)，上升沿有效。在NMI引腳上出現(xiàn)上升沿信號(hào)時(shí)，不管IF標(biāo)志為何，CPU均轉(zhuǎn)入對(duì)應(yīng)的中斷處理程序。該引腳上的請(qǐng)求信號(hào)，不能用軟件設(shè)置IF標(biāo)志來屏蔽，因此稱為非屏蔽中斷請(qǐng)求信號(hào)。

　　7、TEST(輸入，第23腳)

　　8086的執(zhí)行部件EU不能直接進(jìn)行實(shí)數(shù)運(yùn)算，實(shí)數(shù)運(yùn)算可以使用專門的數(shù)學(xué)協(xié)處理器8087來進(jìn)行。在包含8087的計(jì)算機(jī)中，TEST信號(hào)用來協(xié)調(diào)8086CPU與數(shù)學(xué)協(xié)處理器8087。8087在被初始化后，使TEST信號(hào)為"1"。

　　CPU執(zhí)行部件(EU)從指令隊(duì)列中取得指令的機(jī)器碼，如該指令為CPU指令，則執(zhí)行之，如為數(shù)學(xué)協(xié)處理器指令，則交8087執(zhí)行。在8087執(zhí)行指令期間，使TEST信號(hào)為"1"。在8087執(zhí)行指令期間，CPU可執(zhí)行其他指令(8086與8087并行工作)。8087執(zhí)行完其操作后，使TEST信號(hào)為"0"。

　　當(dāng)8086需要使用8087的操作結(jié)果時(shí)，首先執(zhí)行WAIT指令以檢查TEST信號(hào)是否為"0"，若TEST=1(8087未執(zhí)行完)，8086進(jìn)入空轉(zhuǎn)等待;若TEST=0(8087已執(zhí)行完)，8086執(zhí)行WAIT后面的指令(這些指令需要8087的操作結(jié)果)。

　　8、RESET(輸入，第21腳)

　　RESET信號(hào)使CPU立即結(jié)束現(xiàn)行操作，進(jìn)入復(fù)位狀態(tài)。該信號(hào)必須大于4個(gè)時(shí)鐘周期(CLK)才有效。當(dāng)RESET信號(hào)返回低電平時(shí)，CPU重新啟動(dòng)。

　　9、CLK(Clock，輸入，第19腳)

　　時(shí)鐘輸入信號(hào)。它提供了CPU和總線控制的定時(shí)脈沖。該信號(hào)是非對(duì)稱的，具有33%的占空比，如圖2-21所示。

　　10、VCC(電源，+5V)、GND(地)

　　VCC(第40腳)，+5V電源引出腳。GND(第1、20腳)，接地引出腳。