7.2.1 Pentium100的引線

 Pentium100處理器是有296條引線PGA封裝的處理器，其頂視圖如圖72所示。由于篇幅所限，這里不再對Pentium100的引線進(jìn)行逐一詳細(xì)說明，僅將其
 
引線按功能分類列于表71上。讀者從表71中可以看到Pentium100引線的主要功能。

從上述Pentium100引線中我們可以看到，它的引線包括：

   
  ①地址線A31~A3加上BE0＃~BE7＃，可以實(shí)現(xiàn)的物理地址空間為232,即4GB。
   
  ②數(shù)據(jù)線D0~D63共有64條數(shù)據(jù)線，可以實(shí)現(xiàn)多達(dá)64位的數(shù)據(jù)操作。
   
  ③控制信號線共71條。 
   
  ④與先進(jìn)的可編程中斷控制(APIC)有關(guān)的信號，共有3條引線。
  
  ⑤與時鐘有關(guān)的時鐘控制信號有3條。
   
  ⑥ 雙處理器私有接口線有4條。
   
  ⑦ VCC電源引線有53條。
   
  ⑧ 地線有53條。
   
  ⑨ 尚有16條空引腳，為以后新開發(fā)的Pentium提供了備用引

7.2.2 Pentium100的內(nèi)部寄存器

   Pentium100的與我們應(yīng)用有關(guān)的寄存器有8類。
   
   1. 通用寄存器
   2. 段寄存器和描述符寄存器
   3. 指令指針寄存器 

以下3位標(biāo)志是Pentium所獨(dú)有的：
VIF為虛擬中斷標(biāo)志。
VIP為虛擬中斷掛起標(biāo)志。
ID為鑒別標(biāo)志，該標(biāo)志用以指示Pentium處理器是否支持CPUID指令。

  5. 控制寄存器

   Pentium處理器的控制寄存器包括5個32位的寄存器，如圖7.6所示。圖76所示的控制寄存器CR0~CR4是Pentium處理器的；而 CR0~CR3這4
   
個寄存器是80486的?？梢奝entium與80486相比，只多了一個CR4。但與80386相比，差別就多了，不再說明。
   
   (1) CR0
   CR0中包括控制整個系統(tǒng)的條件標(biāo)志。在此只簡單地給出它們的名稱：
   PE為保護(hù)允許位。
   MP為監(jiān)視協(xié)處理器位。
   EM為仿真協(xié)處理器位。
   TS為任務(wù)轉(zhuǎn)換位。
   ET為協(xié)處理器類型位。
   NE為數(shù)學(xué)運(yùn)算錯位。
   WP為寫保護(hù)位。

AM為對齊標(biāo)志位。
NW為不透寫位。
CD為Cache不允許位。
PG為頁式管理允許位。

 (2)CR1
   CR1是Intel公司為將來的處理器保留的。
   (3)CR2
   CR2存放引起頁錯誤(FAULT)的線性地址。
   (4) CR3
   CR3為處理器提供當(dāng)前任務(wù)的頁目錄基地址。
   (5)CR4
   CR4僅為Pentium處理器所有。
   VME為虛擬中斷允許位。
   PVI為保護(hù)模式下的中斷允許位。
   TSD為時間標(biāo)記計數(shù)器讀允許位。
   DE為I/O斷點(diǎn)允許位。
   PSE是以4MB為一頁的允許位。
   MCE為機(jī)器校驗(yàn)異常允許位。

   6. 調(diào)試寄存器

   顧名思義，486及Pentium內(nèi)部有8個32位專門用作調(diào)試的寄存器，
   如圖77所示。

其中DR0~DR3為4個斷點(diǎn)寄存器，用于存放相應(yīng)斷點(diǎn)的線性地址。
   DR4和DR5是Intel公司保留備用的。
   DR6為調(diào)試狀態(tài)寄存器，其中某些位的狀態(tài)用來指示調(diào)試異常發(fā)生的原因，以便調(diào)
   試異常處理程序?qū)λ鼈冞M(jìn)行分析、判斷，進(jìn)行相應(yīng)的處理。
   DR7為調(diào)試控制寄存器。

   7. 測試寄存器

   測試寄存器TR3~TR5用于Cache的測試。
   測試寄存器TR6~TR7用于頁面管理測試。它們的細(xì)節(jié)本書不做說明。

   8. 系統(tǒng)地址寄存器

   系統(tǒng)地址寄存器只用于保護(hù)模

GDTR為全局描述符表寄存器。
IDTR為中斷描述符表寄存器。
LDTR為局部描述表寄存器。
TR為任務(wù)寄存器。