在第一章中討論過由二極管構成的與門和或門。由于實際的二極管并不是理想的，正向導通時存在壓降（硅管均為0.7V），所以低電平信號經(jīng)過一級與門后，其電平將升高0.7V；高電平信號每經(jīng)過一級或門其電平將下降0.7V。也就是說由二極管構成的與門和或門均不能用以構成實用的邏輯電路。為克服二極管門電路的上述缺點，可采用具有反相放大特性的三極管來構成門電路，即 TTL門電路。在討論TTL門電路之前，先簡要回顧三極管反相器的基本特性。
一、三極管反相器
1. 三極管的開關特性
圖2-10為基本的三極管電路及其輸出特性。該輸出特性可劃分成三個區(qū)——截止區(qū)、飽和區(qū)和放大區(qū)。
圖2-10 三極管反相器
①截止區(qū) 發(fā)射結與集電結均反偏， 
， 
， 
， 
。此時三極管的三個電極如同斷開一樣，其等效電路如圖2-11（a）所示。
②飽和區(qū) 發(fā)射結與集電結均正偏，此時C、E間的電壓稱為極電極飽和壓降 
。硅管的約為0.1V~0.3V。 
幾乎不隨 
的變化而變化。飽和條件可用
≥ 
來描述。而 
表示管子的包和深度。三極管飽和時的等效電路如圖2-11（b）所示。
圖2-11 三極管的開關特性
③放大區(qū) 發(fā)射結正偏，集電結反偏 
， 
隨 
線性變化。放大區(qū)與飽和區(qū)的交界處稱為臨界飽和。這時 
， 
和 
分別被稱為臨界飽和集電極電流和基極電流。
在數(shù)字電路中，許多三極管都處于開關狀態(tài)，即工作在截止區(qū)或飽和區(qū)或在兩區(qū)之間轉換。提高這種轉換速度就可提高電路的開關工作速度。
2. 三極管反相器的工作原理
圖2-10也是一種典型的反相器電路，其工作原理如下：
① 輸入 
為低電平 此時輸入電平足夠小;使得 
V, 
， 
，晶體管處于截止狀態(tài)，如曲線上D點所示， 
，電路輸出高電平。
② 輸入 
為高電平 此時輸入電平足夠大；使 
≥ 
，晶體管處于飽和狀態(tài)，如曲線上A點所示， 
，電路輸出低電平。
3. 三極管的開關時間
由晶體管電路有關知識可知，當輸入信號 
由高電平變?yōu)榈碗娖交蛴傻碗娖阶優(yōu)楦唠娖綍r，晶體管不可能立即實現(xiàn)截止與飽和之間的轉換。因此， 
的變化總滯后于 
的變化，從而 
的變化也必然滯后于 
，也就滯后于 
，下圖所示波形即反映了這種情況。圖中，
圖2-12 三極管反相器的波形
從 
正向跳變開始到 
上升至其最大值90%時所需的時間（即晶體管由截止狀態(tài)到飽和狀態(tài)的過渡時間）稱為接通時間 
。從 
負向跳變開始到 
下降至其最大值10%時所需的時間（即晶體管由飽和狀態(tài)到截止狀態(tài)的過渡時間）稱為關閉時間 
。 
與 
的大小關系到三極管電路的工作速度。
4. 三極管反相器的負載能力
由于數(shù)字電路中的信號電平只有高、低兩種狀態(tài)，故分兩種情況來討論。當 
為高電平時， 
為低電平，負載電流 
流入三極管，稱為灌電流負載；當 
為低電平時， 
為高電平，負載電流 
經(jīng) 
流出，稱為拉電流負載。
① 灌電流負載 此時電流方向如圖2-10中 
所示，晶體管集電極電流 
。由于管子處于飽和狀態(tài)，故 
。 
隨 
增加而增大時，由于 
保持不變，所以管子工作點由A點向 
點移動， 
也相應地增大。當工作點到達 
點時，若此時再增加 
，管子將由臨界飽和狀態(tài)進入放大狀態(tài)， 
將迅速上升而偏離低電平，從而破壞了電路的正常工作。因此，管子處于臨界飽和點時的 
即為反相器所允許的最大負載灌電流 
，且有
由以上分析可知，要提高反相器灌電流的負載能力，關鍵在于加大管子的飽和深度，并增大 
。
② 拉電流負載 此時電流方向如圖2-10中 
所示，由于此時管子處于截止狀態(tài)，所以 
，即 
， 
增加 
就要下降。設 
高平下限為 
，則最大負載拉電流 
為
顯然，要增大 
必須減小 
，這與增加灌電流負載能力正好是矛盾的。
為提高反相器的負載能力，已提出了許多電路結構，圖2-13所示的推拉式的結構即為其中的一種。該電路由晶體管 
、 
、 
及電阻 
、 
組成。 
其倒相作用， 
和 
構
圖2-13 推拉式反相器電路
成復合管，作為 
的有源負載。 
和 
的基極電壓的極性正好相反，當 
為高電平時， 
為低電平，因此 
截止， 
飽和，從而最大負載灌電流為 
，顯然，這要比圖2-10所示反相器的灌電流大。當 
為低電平、 
為高電平時， 
截止， 
飽和， 
工作在放大狀態(tài)，由于它是射極輸出，輸出阻抗很低，因此其拉電流負載能力也將提高。
二、典型TTL與非門的工作原理
1. TTL與非門
圖2-14為TTL與非門的典型電路，該電路可分為輸入級、中間級和輸入級三個部分。
圖2-14 典型TTL與非門
由于輸入級和輸出級均由晶體管組成，故稱為晶體管——晶體管邏輯電路，簡稱TTL電路。又因為在晶體管中參與導電的有兩種極性的載流子，故這種電路屬于雙極性電路。
圖2－15 多射極晶體管的結構及等效電路
① 輸入級 TTL與非門的輸入級由多射極晶體管 
和基級電阻 
組成。多射極晶體管的結構如圖及其粗略的等效電路如圖2-15。由圖可見，它實現(xiàn)了輸入變量 
、 
、 
的與運算，所以輸入級相當于一個與門。
② 中間級 中間極由 
、 
和 
組成，它是一個電壓分相器，在 
的發(fā)射極與集電極上分別得到兩個相反的電壓，以滿足輸出級的需要。
③ 輸出級 輸出極采用推拉式結構反相器，因其具有較強的負載能力。
2. 工作原理
當輸入端全為高電平時， 
的各個BE結都不導通，而BE結相當于一個正向導通的二極管，給 
提供基極電流，使 
導通，進而 
導通， 
和 
截止， 
輸出低電平。 
~ 
各極電位如下表所示。
當輸入端有一個為低電平（0.3V）時， 
中相應的BE結導通， 
的基極電位為 
V+0.7V=1V，它不能使 
的BC結和 
的BE結正向導通，因此 
和 
截止, 
和 
導通， 
輸出高電平。 
~ 
各極電位如下表所示。
根據(jù)表1和表2可列出該電路輸入、輸出電平關系，如表3（a）所示，其相應的真值表如3（b）所示，該電路在邏輯上實現(xiàn)了三變量與非運算， 
，因此它是一個三輸入與非門。
三、TTL與非門的外特性及主要電器參數(shù)
了解門電路的外特性，進而理解電路的主要電氣參數(shù)是正確使用數(shù)字集成電路的基礎。現(xiàn)仍以TTL與非門為例來討論門電路的各種外特性以及有關的電氣參數(shù)。
1. 電壓傳輸特性
電壓傳輸特性描述了輸出電壓與輸入電壓的函數(shù)關系，即 
。
對于圖2-14所示的典型與非門，其電壓傳輸性及測試方法如圖2-16所示，其中 
是加在多射極晶體管 
某個發(fā)射極的輸入電壓， 
是輸入電壓。
圖2-16 TTL與非門的電壓傳輸特性
電壓傳輸特性分為以下幾部分：
① 
段（截止區(qū)） 當 
＜0.6V時， 
， 
、 
截止,輸出高電平 
。
② 
段（線性區(qū)） 當0.6V≤ 
＜1.3V時， 
，此時 
導通， 
隨 
升高而下降，經(jīng)過 
、 
兩級射隨器使 
下降。 
仍截止。
③ 
段（轉折區(qū)） 當 
≥1.3V時，隨著輸入電壓略微升高，輸出電壓急劇下降。這是由于此時 
開始導通， 
尚未飽和， 
、 
、 
和 
均處于放大狀態(tài)，故 
稍有提高，均可使 
很快下降。所以 
的斜率比 
段要大的多。通常把電壓傳輸特性曲線上轉折區(qū)中點所對應的輸入電壓稱為門檻電壓（或閾值電壓），以 
表示。對于典型的TTL與非門， 
=1.3~1.4V，可以粗略地認為，當 
＜ 
時，與非門將截止，輸出高電平。
④ de段（轉折區(qū)） 當 
≥1.4V時， 
2.1V，此時 
和 
飽和， 
截止，輸出低電平， 
=3V，且輸出電平基本不隨 
的增大而變化。
由電壓傳輸特性可得與非門的幾個重要參數(shù)：輸出的高電平 
，輸出低電平 
、關門電平 
、開門電平 
、下限抗干擾電壓容限 
、上限抗干電壓擾容限 
等。
① 
和 
電壓傳輸特性曲線截止區(qū)所對應的輸出電壓為 
，飽和區(qū)所對應的輸出電壓為 
。
② 
和 
和 
是兩個很重要的參數(shù)。首先引入額定高電平和額定低電平的概念。由于各器件的 
和 
總存在差異（離散性），通常要規(guī)定一個額定值。TTL與非門的額定高電平為3V，額定低電平為0.35V。任何一個實際的與非門只要 
≥3V，
≤0.35V，它的這兩個參數(shù)就是合格的。
開門電平 
是指輸出電平達到額定低電平（0.35V）時，所允許的輸入高電平的最小值。通常認為，只有當 
≥ 
時，輸出才是低電平； 
＜ 
時，輸出將不是低電平。在特性曲線上， 
是輸出電壓為0.35V時所對應的輸入電壓。 
的典型值為1.4V，一般要求小于1.8V。
關門電平 
是在保證輸出電壓為額定高電平的90%（即2.7V）時，所允許的輸入低電平的最大值。通常認為，只有 
，輸出才是高電平，否則將不是高電平。 
的典型值為1.0V，一般要求大于0.8V。
③ 抗干擾能力 
和 
一般用噪聲容限的數(shù)值來表明電路的抗干擾能力。在輸入為低電平時，輸出應為高電平，如果這時輸入端引入了一個正向干擾，當它疊加到輸入低電平上，使總和超過 
時，就不能保證輸出為高電平。輸入為低電平時，在保證輸出仍為高電平的條件下，所允許的最大正向干擾幅度即為該電路的底電平噪聲容限（下限抗干擾電壓容限）以 
表示。顯然有 
其中 
為輸入低電平的上限。
同理，當輸入為高電平的下限值 
時，在保證輸出為低電平的前提下，輸入端所允許的最大負向干擾幅度即為該電路的高電平噪聲容限（上限抗干擾電壓容限），以 
表示，從而 
。
2. 輸入特性
TTL與非門的輸入特性是指輸入電流 
與輸入電壓 
間的函數(shù)關系 
。假定電流 
由信號源流入 
的發(fā)射極時方向為正，反之為負。典型TTL與非門的輸入特性及測試方法分別如下圖所示。
圖2-17 TTL與非門的輸入特性
由輸入特性可得參數(shù)：
① 輸入短路電流 
當 
時， 
，對應特性曲線上的Ｍ點，該電流稱為輸入短路電流，記作 
。若該門的輸入端由前級TTL驅動，這個電流將是前級門的灌電流負載之一，它將流入前級門的 
管。
② 反向漏電流 
當 
時， 
流入 
管，且 
，該電流稱為反向漏電流，記作 
。它是輸入端為高電平時從該輸入端流入 
的電流，由前級門的輸出級供給。
必須注意的是，當 
Ｖ時， 
管的CE結將會被擊穿，使 
猛增。另外，當 
≤-1V時， 
的BE結也可能被燒壞。這兩種情況下，都會使與非門損壞。因此在使用時，尤其在混合使用電源電壓不同的集成電路時，應采取相應措施，將輸入電平鉗制在安全工作區(qū)域內。
3. 輸入負載特性
稱為輸入負載特性，其中 
是外接于與非門輸入端（即 
發(fā)射極）的電阻， 
是由 
基極電流流過 
時產(chǎn)生的壓降，它不是外加電壓。TTL與非門輸入負載特性及測試方法如圖2-18所示。
圖2-18 TTL與非門輸入負載特性
由2-18左圖可以看出，當 
增加時 
也增高。當 
時， 
，此時與非門輸入電平為關門電平 
，將此時的 
記作 
（關門電阻）。由此，可以粗略地認為，當 
時，輸入電平為低電平，與非門截止，輸出高電平 
；當 
時，將因輸入電平高于 
而使輸出電平降低。 
愈大，輸出電平將愈低，直至 
。因此，當TTL電路的輸入端開路時，認為該輸入端接邏輯高電平。通常，TTL電路的多余輸入端一般不宜開路，以免引入干擾信號。對多余輸入端有三種處理方法：與信號端并接使用；對于要求保持高電平的多余端經(jīng)一個 
的電阻接電源正極；對于要求保持低電平的多余端接地。
圖2-19 TTL與非門的輸出特性
4. 輸出特性
TTL與非門的輸出特性反映了輸出電壓 
與輸入電流 
的關系，如圖2-19。圖2-19中的電流方向是拉電流為正，灌電流為負。由典型的TTL與非門可知，在輸出 
為低電平時，隨著灌入 
的負載電流的增大， 
的飽和程度將減輕，從而 
將略有增大，如圖2-19中的CA段所示。此時的輸出等效電路如圖2-20（a）所示，輸出阻抗 
。當灌入電流達到 
（約為40mA）后， 
可能脫離飽和進入放大狀態(tài)， 
將增大很多。此時，理應為邏輯0的低電平可能會被抬高到同代表邏輯1的高電平差不多大小，從而引起邏輯上的失效。所以不允許與非門工作在AB段。
（a） （b）
圖2-10 TTL與非門的等效輸出電路
當與非門截止時，輸出為高電平，此時負載電流為拉式電流，輸出阻抗 
。等效電路如圖2-20（b）所示。顯然拉電流增大時， 
將壓下降，當 
= 
時輸出電平為 
。通常不允許 
＞ 
。
5. 扇出系數(shù)
輸入特性和輸出特性反映了驅動門與負載門之間的相互影響，當門電路級聯(lián)使用時，必須注意這個問題。通常用扇出系數(shù) 
來描述門電路驅動同類電路的個數(shù)。
由于 
＜＜ 
，故通常有 
＞ 
，即把與非門輸出低電平時的管電流負載能力當作與非門的扇出系數(shù)。
6. 空載功耗
當輸出端空載，與非門輸出低電平時，電路的功耗稱為空載導通功耗 
，其測試電路如圖2-21（a）所示。 
， 
為空載導通時的電源電流。
當輸出端空載，與非門輸出高電平時，電路的功耗稱為空載截止功耗 
，其測試電路如圖2-21（b）所示。 
， 
為空載截止時的電源電流。
圖2-21 TTL與非門空載功耗的測試方法
由于 
比 
大，因此一般用 
表示門電路的功耗。
7. 平均傳輸延遲時間 
在實際邏輯電路中，一級門的輸出往往就是下級門的輸入。由于晶體管的接通時間 
和關閉時間 
均不為0，也就是說它們的導通、截止過程都需要一定的時間，所以當TTL與非門的輸入信號發(fā)生變化時，它的輸出不能立即變化，而存在一定的延遲時間，如圖2-22所示。圖中，輸出波形下降沿的50%處（ 
點）與輸入波形上沿的50%處（A電）的時間間隔稱為導通延遲時間 
輸出波形上升沿的50%處（ 
點）與輸入波形下沿的50%處（B點）的時間間隔稱為截止延遲時間 
。 
與 
的平均值稱為平均傳輸延遲時間 
（簡稱傳輸延遲），即 
它是衡量門電路開關速度的一個重要指標。典型TTL與非門的 
約為10ns。
圖2－22 TTL與非門平均傳輸延遲時間
四、高速TTL門電路
要提高TTL門電路的工作速度，必須對電路加以改進。顯然，影響門電路開關速度的一個重要因素是晶體管飽和與截止相互轉換的時間。為減小這一時間，可采取以下措施。
① 減輕晶體管的飽和深度，甚至使輸出級晶體管不飽和；
② 設法使晶體管基區(qū)的存儲電荷盡快消散。
圖2-23 STTL與非門
由此出發(fā)，人們設計了抗飽和TTL與非門，如2-23左圖所示。它與典型TTL與非門相比有兩點改進。第一，用帶肖特基勢壘二極管（SBD）的三極管來代替典型TTL與非門中所有可能在飽和狀態(tài)下工作的晶體管 
、 
、 
和 
；第二，增加了一個由晶體管 
、電阻 
和 
構成的有源泄放電路來代替典型TTL與非門中 
的發(fā)射極電阻 
。它們的作用分述如下。
1． SBD三極管的作用。
SBD三極管的等效電路如2-23右圖所示，它是由SBD跨接在三極管基極和集電極之間所得到的一種三極管。SBD正向壓降比一般硅二極管小，僅有0.3~0.4V。當三極管截止、放大或剛進入飽和時，SBD均反偏截止，輸入電流全部流入基極形成 
。SBD的接入不會影響三級管的開啟時間。隨著三極管飽和，集電結變?yōu)檎?。?nbsp;
0.3V時，SBD導通，由于三極管僅在淺飽和狀態(tài)下工作，從而減少了電荷存儲的時間。
2． 有源泄放電路的作用
u 加速 
管由截止到導通的過程 在STTL電路中，當輸入電壓由低電平變?yōu)楦唠?/p>
平時， 
由截止轉為導通。由于 
、 
的存在，使 
＞ 
，故 
將先于 
導通。此時，由于 
尚未導通，故 
射極電流的絕大部分都注入 
的基極。由此說明，有源負載的引入加速了 
的到通過程。
u 加速 
管由導通導截止的轉換過程 在STTL電路中，當輸入電壓由高電平變?yōu)?/p>
低電平時， 
截止， 
和 
也將隨之截止。但由于 
的基極和集電極分別通過 
和 
接至 
基極，故在 
基區(qū)存儲電荷消耗完畢之前， 
發(fā)射結仍為正偏，因而
仍處于導通狀態(tài)，又因 
的基極無泄放電阻，所以 
必定比 
晚一些截止。于是 
基區(qū)中的存儲電荷可通過導通的 
進行泄放。而在典型的TTL與非門中， 
基區(qū)中的存儲電荷只能通過 
泄放，顯然STTL的 
基區(qū)電荷的泄放要比典型TTL電路快得多，從而加速了 
的截止過程。
在STTL門電路的基礎上，又相繼研制出低功耗肖特基箝位TTL（簡稱LSTTL）電路和性能更為優(yōu)良的先進的肖特基箝位TTL（簡稱ASTTL/ALSTTL）電路。（有興趣可查閱有關的器件手冊）
TTL集成門電路除與非門外，還有與門、非門、或門、或非門、與或非門、異或門等。此外，還有為提高驅動能力而設計的驅動器（也稱功率門），以及主要起隔離作用的緩沖門等電路，都不再一一討論。下面僅對TTL集電極開路門和三態(tài)門作一簡要介紹。
五、其他TTL門電路
1. 集電極開路TTL門（OC門）
⑴TTL與非門輸出端并聯(lián)后出現(xiàn)的問題
在實際應用與非門時，某些場合希望能將多個門的輸出端連在同一根導線上。在數(shù)字系統(tǒng)中，稱公共導線為總線（BUS）,為傳輸各門信息的公共通道。但是對于推拉輸出的TTL與非門，當各個門的輸出不是相同的邏輯狀態(tài)時不能這樣使用。有兩個推拉輸出的TTL與非門，若在一個門輸出為高電平（即該門關門），另一個門輸出為低電平（即該門開門）時，
圖2-24 兩個TTL與非門輸出端直接相連的錯誤接法
將兩個門的輸出端并聯(lián)成圖2–24所示電路。由于在具有推拉式輸出級的電路中，無論輸出是高電平還是低電平，輸出電阻都很小，輸出端并接后將有很大的電流i同時流過兩個門的輸出級，該電流遠遠超過了與非門的正常工作電流，足以使V3、V4 過載而損壞，更為嚴重的是并聯(lián)后的輸出電壓既非邏輯1亦非邏輯0，這種不確定狀態(tài)是不允許出現(xiàn)的。因此，推拉輸出的TTL與非門輸出端是不允許并聯(lián)使用的。
⑵集電極開路的與非門結構和符號
避開低阻通路，把輸出級改為集電極開路的結構就可以解決推拉輸出的TTL與非門的輸出不允許接至同一總線上的問題。如圖2–25（a）所示，這種門稱為集電極開路的與非門（OC門）。它與推拉輸出的與非門的區(qū)別是用外接電阻RC代替R4、V3、VD3，電源VC與VCC可以不是同一個。這種門電路在工作時需要外接負載電阻和電源。只要電阻的阻值和電源電壓的數(shù)值選擇得當，就能夠做到既保證輸出的高、低電平符合要求，輸出端三極管的負載電流又不過大。
圖2–25 TTL開路門 （a）電路結構；（b）符號 。
當幾個OC門的輸出端相連時，一般可共用一個電阻RC和電源VC，如圖2–26(a)、（b）分別給出它們的符號和電路結構。
圖2-26 OC門的線與連接 圖2-27 OC門上拉電阻的計算
圖2–26中Y1輸出高電平，Y2輸出低電平時，負載電流同樣會通過RC流向Y2的輸出管V4。但可以把外接電阻RC選得足夠大，使得電流很小，確保Y1的輸出管能可靠飽和，輸出Y為低電平。當然RC也不能過大，否則會降低OC門的輸出高電平。圖2–27中，當相連的OC門中至少有一個輸出為低電平時，總輸出為低電平；當兩個OC門的輸出都為高電平時，則總輸出為高電平?？梢娝軐崿F(xiàn)輸出端相“與”的功能。輸出
這種靠線的連接形成與功能的方式稱為“線與”。同理，也可以制成集電極開路或門，集電極開路非門等等。只要是集電極開路，都允許接成線與形式，但使用時一定要注意外接電阻。
圖2–25（b）是OC門的邏輯符號，是在普通門符號輸出端的框內加上“◇”.◇表示開路輸出，下劃線表示輸出晶體管導通時呈現(xiàn)低電平的邏輯0；截止時則為高阻狀態(tài)，欲使其呈現(xiàn)高電平的邏輯1則要接上拉電阻，外接電阻RC即為上拉電阻。另外，如果在◇上加的是上劃線則表示輸出晶體管導通時呈現(xiàn)高電平的邏輯1；截止時則為高阻狀態(tài)，欲使其呈現(xiàn)低電平的邏輯0則要接下拉電阻，發(fā)射極開路輸出即為此種情況。如果◇中間有一橫線，并且有下劃線（或上劃線），則表示輸出端內部具有上拉電阻（或下拉電阻），稱為無源上拉（或無源下拉）。
⑶外接電阻RC阻值的選取方法
OC門外接電阻RC的大小取決于并聯(lián)在一起的輸出端數(shù)，所接電阻數(shù)以及邏輯狀態(tài)。在圖2–27電路中，假定將n個OC門輸出端并聯(lián)使用。負載是m個TTL與非門，每個門各有n個輸入端。當所有OC門截止時，輸出為高電平。為保證高電平不低于規(guī)定的VOH值，顯然RC不能選得過大。據(jù)此便可列出計算RC最大值為
式中，VC是外接電源電壓；IOH是每個OC門輸出三極管截止時的漏電流；IIH是負載每個輸入端的高電平輸入電流。
同理，當OC門導通時，輸出為低電平。這時外接電阻RC中的電流和每個負載門輸入端的低電平電流IIL將流入導通的OC門。考慮最不利的情況，即僅有一個OC門導通時，全部電流都流入這個導通的OC門。因此，外接電阻RC的值又不能選得太小，以確保流入唯一的一個導通OC門得電流不超過最大允許電流IOL（max），輸出低電平不高于規(guī)定的VOL值。于是，外接電阻RC的最小值為
綜上分析，最后選定的外接電阻RC值應介于RC(max)和RC(min)之間。即
集電極開路門的外接電源VC的值可以在不超過V4的擊穿電壓范圍內自由選擇。因此，這種結構適合于制作驅動高電壓、大電流的門電路。這種門電路稱為驅動器。
OC門除了具有線與的功能外，還常用于一些專門場合，如數(shù)據(jù)傳輸總線、電平轉換及對電感性元件的驅動等。下圖給出用其實現(xiàn)電平轉換的例子。
圖2-28 用OC門實現(xiàn)電平轉換
2. 三態(tài)輸出TTL門
OC門雖能實現(xiàn)多個門的輸出并聯(lián)使用，但由于在電源與門的輸出之間串入了較大的電阻，因此OC門的負載能力及工作速度都有所降低。
⑴用高阻抗狀態(tài)實現(xiàn)多個TTL門輸出端并接
TTL與非門電路的V3和V4構成推拉式輸出級。當輸入數(shù)字信號，與非門處于正常工作狀態(tài)時，V3和V4同時處于截止狀態(tài)，這就意味著兩個開關同時斷開，既不與電源VCC相連，也不與地相連，這時的TTL門具有高阻抗狀態(tài)。顯然允許這樣的門電路輸出并接。這是從尋求新狀態(tài)來解決門的并聯(lián)使用問題。它較之OC門更簡單、工作速度高、負載能力強。在數(shù)字系統(tǒng)和計算機中都采用了這種方法。
⑵TTL三態(tài)門的實現(xiàn)
要使V3 與V4同時處于截止，即要求V3 與V4的基極同時加低電平。也就是與非門的輸入端若有一個為低電平，則V4必然截止；但是按原來電路結構卻又必然使V3導通，達不到同時截止的要求。若能將V4基極也同接于低電平，V3與V4同時截止就能實現(xiàn)。圖2–29（a）所示三態(tài)門電路即為這樣的結構。圖中E為控制端，A、B為數(shù)據(jù)輸入端。
圖2–29 三態(tài)門
(a)電路結構；（b）高電平使能三態(tài)門符號；（c）低電平使能三態(tài)門符號。
在這個電路中，V3基極經(jīng)二極管VD連到E端。當控制端E＝0時，V2和V4截止。同時，二極管VD正偏導通，將V3的基極鉗位在低電平，使V3也處于截止狀態(tài)，從而實現(xiàn)了V3和V4同時截止。輸入端E為使能控制端，E＝0時與非門處于高阻狀態(tài)。此門的輸出除高電平、低電平之外，還有一個高阻狀態(tài)，故稱為三態(tài)輸出（three state簡稱TS）門。
圖2–29（a）電路在E＝1時為與非門的工作狀態(tài)，所以稱為控制端高電平有效（使能），其符號如圖2–29（b）；也可以設計為低電平有效的情況，其符號如圖2–29（c）所示，高電平控制的三態(tài)與非門的真值表如下
高電平使能的三態(tài)與非門真值表
|
E |
A |
B |
Y |
|
0 |
x |
x |
高阻 |
|
1 |
0 |
0 |
1 |
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
0 |
三態(tài)的符號是在普通門符號輸出端的框內加上“▽”。圖2–29中符號內的“EN”表示“使能關聯(lián)”控制端，若后有標號（ENm）則表示只對于標號m的相應端點有使能關系。
同OC門一樣，有各種不同邏輯功能的三態(tài)門，諸如三態(tài)與門，三態(tài)非門等。
⑶用三態(tài)門實現(xiàn)總線結構
在數(shù)字系統(tǒng)或計算機中為減少連線數(shù)目，希望能在同一條導線上分時傳遞若干門路信號，這可以用三態(tài)門來實現(xiàn)。
當三態(tài)門輸出端處于高阻狀態(tài)時，對整個電路系統(tǒng)如同沒把它們接入一樣。利用三態(tài)門的性質可以實現(xiàn)不同設備與總線間的連接控制，這在計算機系統(tǒng)中尤為重要。如圖2–30所示，有三個設備A、B、C共用一條數(shù)據(jù)總線（BUS），為了使電路能正常工作，必須使所有三態(tài)門在任何時刻只有一個門處于工作狀態(tài)，而其余門都處于高阻狀態(tài)。也就是說，對各個三態(tài)門采用分時控制的方法，使各三態(tài)門的控制端輪流為1，而且任何時刻僅有一個控制端為1，其他所有設備的控制信號為0，就能把各個門的輸出信號輪流送到總線上而互不干擾，這種聯(lián)接方式習慣上稱為總線結構。
圖2–30 三態(tài)門的應用
三態(tài)輸出門還經(jīng)常做成單輸入、單輸出的總線驅動器，并且輸入與輸出有同相和反相兩種類型。利用三態(tài)輸出門電路還能實現(xiàn)數(shù)據(jù)的雙向傳輸。