MOS邏輯電路與前述的雙極型邏輯電路相比具有如下特點(diǎn)：

①     制造工藝簡(jiǎn)單，集成度和成品率較高，成本較低；

②     工作電源允許變化的范圍大，功率??；

③     輸入阻抗高，一般達(dá)500Ｍ  以上，扇出系數(shù)大；

④     抗干擾性能較好。

由于上述特點(diǎn)，MOS邏輯電路已成為與雙極型邏輯電路并行發(fā)展的另一重要分支，它特別適合制造中、大規(guī)模集成器件。當(dāng)前在微型計(jì)算機(jī)系統(tǒng)中，MOS邏輯電路的使用占有絕對(duì)優(yōu)勢(shì)。

一、MOS晶體管

MOS晶體管是MOS集成電路的基本元件。MOS管有N溝道場(chǎng)效應(yīng)管（ＮＭOＳ管）和Ｐ溝道場(chǎng)效應(yīng)管（ＰＭＯＳ管）兩種。

1.     ＭＯＳ晶體管

NMOS晶體管的結(jié)構(gòu)如圖2-3-1(a)所示。當(dāng)柵極G與源極S之間電壓  大于某個(gè)電壓值  （稱為開啟電壓）時(shí)，在漏極D與源極S之間形成N溝道，管子導(dǎo)通。當(dāng)  ≤  時(shí)，漏極與源極之間無(wú)溝道形成，管子截止。NMOS管的轉(zhuǎn)移特性和輸出特性依次如圖2-3-1（b）、(c)所示，其中  ＞０。這種NMOS管稱為增強(qiáng)型NMOS管。此外，還有一種耗盡型NMOS管，其開啟電壓  ＜０。耗盡型NMOS管的轉(zhuǎn)移特性與輸出特性如圖2-3-2所示。

  

(a)                      (b)                        (c)

圖2-3-1 NMOS管結(jié)構(gòu)及共特性

     

       (a)                 　　　　                         (b)

圖2-3-2 耗盡型NMOS管結(jié)構(gòu)的特性

NMOS管的符號(hào)和等效電路如圖2-3-3所示，(c)圖VGS>VT,管子導(dǎo)通，K閉合；VGS≤VT,管子截止，K斷開。

  

(a)  增強(qiáng)型   　　　 (b) 耗盡型    　　  (c) 

圖2-3-3 NMOS管的符號(hào)和等效電路

2. PMOS晶體管

PMOS晶體管與NMOS晶體管的結(jié)構(gòu)正好相反，其結(jié)構(gòu)如圖2-3-4（a）所示。當(dāng)  （  即為開啟電壓）時(shí)，在源極和漏極間形成P溝道，管子導(dǎo)通。而當(dāng)  ≥  時(shí)，源極與漏極之間無(wú)溝道形成，管子截止。

PMOS管也有增強(qiáng)型和耗盡型兩種。增強(qiáng)型PMOS管的  ≤0，而耗盡型PMOS管的  。PMOS管的符號(hào)、等效電路依次如圖2-3-4（b）、（c）和(d)所示。

   

(a)          　　　　　 (b)增強(qiáng)型　　　　　      (c)耗盡型      　　     (d)

圖2-3-4 PMOS管的結(jié)構(gòu)、符號(hào)和等效電路

無(wú)論是NMOS管還是PMOS管，都只有一種載流子導(dǎo)電，故稱其為單極型晶體管。

二、MOS反相器

1. 單溝道MOS反相器

MOS反相器是MOS數(shù)字集成電路的基本單元電路，如圖2-3-5所示。該電路中，NMOS

  

圖2-3-5 NMOS電阻負(fù)載反相器

管的漏極D是反相器的輸出端，電阻  為反相器的漏極負(fù)載，柵極G是反相器的輸入端，輸入信號(hào)  的電平控制了NMOS管的導(dǎo)通與截止，從而控制了輸出電平  。

當(dāng)  V（輸入低電平）時(shí)，NMOS管截止，  （輸出高電平）；當(dāng)  為正電壓且大于開啟電壓（輸入高電平）時(shí)，NMOS管導(dǎo)通，  。因漏源間導(dǎo)通時(shí)的等效電組約為750  ，故適當(dāng)?shù)剡x擇R，例如30K  ，可使  ，從而  Ｖ（輸出低電平），因此該電路實(shí)現(xiàn)了反相功能。從邏輯角度看，若輸入為Ａ，輸出Ｆ，則 。

但是，在硅片上生成幾十千歐的電阻  ，占據(jù)面積太大，約為MOS管的20倍，對(duì)提高集成度極為不利，所以制造大規(guī)模MOS集成電路時(shí)很少采用電阻負(fù)載反相器。

圖2-3-6是用NMOS管作負(fù)載的反相器。圖中  為驅(qū)動(dòng)管；  為負(fù)載管，其柵極直接與電源  相聯(lián)，且在制造時(shí)保證其漏源之間的等效電阻遠(yuǎn)大與驅(qū)動(dòng)管的導(dǎo)通電阻。該電路的特點(diǎn)是負(fù)載管等效電阻  »  （驅(qū)動(dòng)管導(dǎo)通電阻），以保證輸出低電平的正確性。為此，負(fù)載管與驅(qū)動(dòng)管的尺寸不會(huì)相同，且應(yīng)滿足一定的比例關(guān)系，通常把這種電路稱作有比電路。

  

圖2-3-6 NMOS管負(fù)載反相器

運(yùn)用同樣的原理可以構(gòu)成電壓極性完全相反的PMOS管負(fù)載反相器，其電路如圖2-3-7。注：該電路的高、低電平分別為0V和  。與NMOS管一樣，PMOS管負(fù)載反相器一定也是有比電路，以保證負(fù)載等效電阻遠(yuǎn)大于驅(qū)動(dòng)管導(dǎo)通電阻。

  

圖2-3-7 PMOS管負(fù)載反相器

2. 互補(bǔ)MOS(CMOS)反相器

2-3-8圖給出的MOS反相器電路中驅(qū)動(dòng)管  是NMOS型，負(fù)載管  是PMOS型，兩者柵極相連作為反相器的輸入；它們的漏極相連作為反相器的輸出。  的源極接至正電源  ，  的源極接至電源的負(fù)端（接地），且使電源  大于或等于兩管開啟電壓絕對(duì)值之和。

圖2-3-8 CMOS反相器

工作原理：當(dāng)  V時(shí)，  截止，  導(dǎo)通，  截止電阻為500M  ，而  導(dǎo)通電阻僅為750  ，故  ；當(dāng)  時(shí)，  導(dǎo)通，  截止，  導(dǎo)通電阻為750 ，而  截止電阻為500M  ，故  V，實(shí)現(xiàn)邏輯功能  。

這種形式的MOS電路與單溝道電路不同，在一個(gè)反相器中，同時(shí)存在兩種溝道形式的MOS管，通常稱為互補(bǔ)型MOS（CMOS）電路。顯然在CMOS反相器中，無(wú)論電路處于何種工作狀態(tài)， 和  中總有一個(gè)截止，因此它的靜態(tài)功耗極低。在MOS電路中，為絕緣和隔離的需要，NMOS管的襯底應(yīng)接電路中的最低電位，PMOS管的襯底應(yīng)接電路中的最高電位。為簡(jiǎn)明起見電路圖中將省略MOS管襯底的接線。

三、 MOS門電路

在MOS反相器的基礎(chǔ)上，可以構(gòu)成各種MOS邏輯門。

1．  NMOS門電路

圖2-3-9為NMOS或非門電路。它實(shí)際上是具有兩個(gè)并聯(lián)的驅(qū)動(dòng)管  和  的NMOS反相器。當(dāng)輸入A=B=0時(shí)，  和  均截止，輸出F=1; 當(dāng)A、B中至少有一個(gè)為1時(shí)，那么  和 中就至少由一個(gè)管子導(dǎo)通，F(xiàn)=0。顯然該電路實(shí)現(xiàn)了  的功能。以此類推，n個(gè)驅(qū)動(dòng)管并聯(lián)即可組成n輸入或非門。

  

圖2-3-9 二輸入端NMOS或非門              圖2－3-10 二輸入端NMOS與非門

圖2-3-10為NMOS與非門電路，它由兩個(gè)驅(qū)動(dòng)管串連的反相器組成。不難分析出該電路實(shí)現(xiàn)了  的功能。同樣，n個(gè)驅(qū)動(dòng)管串聯(lián)即可組成n輸入端與非門。

 PMOS邏輯門的組成及原理與NMOS相似，不同之處:①工作電源改為負(fù)極性②采用負(fù)邏輯來(lái)描述邏輯功能。用單溝道MOS管也可構(gòu)成其他邏輯門（如與或非門、異或門等）。

值得指出的是，當(dāng)MOS驅(qū)動(dòng)管串聯(lián)時(shí)（與非門），要求各串聯(lián)管導(dǎo)通時(shí)的總的等效電阻必須遠(yuǎn)小于負(fù)載管的等效電阻，否則輸出低電平就會(huì)被抬高，為此要仔細(xì)設(shè)計(jì)每只串聯(lián)管的尺寸，對(duì)制造工藝極為不利。而MOS驅(qū)動(dòng)管并聯(lián)時(shí)（或非門），只會(huì)減小總的導(dǎo)通電阻，對(duì)輸出低電平有利。因此，MOS集成電路中常采用或非門。

2. CMOS門電路

在CMOS反相器的基礎(chǔ)上可以組成各種CMOS邏輯門。圖2-3-11為二輸入端CMOS與非門。圖中  、  是兩只串聯(lián)的NMOS管，  、  是兩只并聯(lián)的PMOS管，當(dāng)輸入  、  中有一個(gè)為低電平時(shí)，  、  中就有一只管子截止，而  、  中有一只管子導(dǎo)通，輸出  為高電平；只有當(dāng)  、  均為高電平時(shí)，  、  均為導(dǎo)通，  、  均截止，輸出  才為低電平，因此該電路實(shí)現(xiàn)了  的邏輯功能。

圖2-3-11 CMOS與非門

下圖為兩輸入端CMOS或非門， 

 

圖2-3-12 CMOS或非門

3. CMOS傳輸門

下圖（a）為一種實(shí)現(xiàn)CMOS電路級(jí)間耦合的控制電路。它由一個(gè)NMOS管和一個(gè)PMOS管并聯(lián)

(a)                           (b)

圖 CMOS傳輸門

而成，兩管并聯(lián)連接的兩端分別為傳送信號(hào)的輸入、輸出端，兩個(gè)管子的柵極分別由極性相反的信號(hào)  和  來(lái)控制。由于MOS管的結(jié)構(gòu)和特性決定了它的源極和漏極可以互換，因此這個(gè)電路的輸入，輸出端也可以互換，它可以控制信息雙向流通，就像一個(gè)雙向開關(guān)。通常把這種CMOS控制電路稱作CMOS傳輸門，其邏輯符號(hào)如上圖（b）所示。工作過(guò)程:

當(dāng)  時(shí)，T1,T2均導(dǎo)通，傳輸門接通，信號(hào)暢行無(wú)阻；

當(dāng)  時(shí)，T1,T2均截止，傳輸門關(guān)閉，信號(hào)被阻隔。

CMOS傳輸門的導(dǎo)通電阻與截止電阻相差甚大，當(dāng)它驅(qū)動(dòng)MOS負(fù)載時(shí)，接近于理想開關(guān)，可用來(lái)傳輸模擬信號(hào)，故又稱為模擬開關(guān)，廣泛用作數(shù)/模和模/數(shù)轉(zhuǎn)換器及其他各種電路中的控制開關(guān)。

上圖（a）所示的模擬開關(guān)中，由于控制信號(hào)  、  的高/低電平均為VDD/0V,因此，所能傳輸?shù)哪M信號(hào)電平范圍為0V～VDD。若VDD為5V，則模擬信號(hào)電平范圍僅為0～5V.

下圖給出了一種改進(jìn)型的CMOS模擬開關(guān)。即使控制信號(hào)Cin為0V/5V，它所能傳輸?shù)男盘?hào)電平范圍仍達(dá)－15～15V。該電路采用的電平變換電路將輸入0V/5V的外部控制信號(hào)Cin變換成－15/15V的內(nèi)部控制信號(hào)  和  ，從而將通過(guò)該傳輸門的模擬信號(hào)電平范圍擴(kuò)展成為－15～15V。

圖  改進(jìn)型CMOS模擬開關(guān)

四、CMOS門電路的主要電氣指標(biāo)

CMOS電路示最常用的邏輯電路之一?，F(xiàn)給出CMOS門電路的一些主要電氣指標(biāo)和測(cè)量方法以便正確使用CMOS電路。

1. 電壓傳輸特性及有關(guān)性能參數(shù)

采用圖2–47（a）所示的測(cè)量方法，可測(cè)出CMOS非門的傳輸特性，如圖2–47（b）所示。

圖2–  CMOS非門的電壓傳輸特性

由電壓傳輸特性可得下列參數(shù)。

① 輸出高、低電平VOH和VOL    顯然VOH為VDD(最小值一般為0.99VDD)；VOL為0V(最大值一般為0.01VDD)，因此CMOS電路的邏輯擺幅較大，接近電源電壓VDD值。

② 閾值電壓VT    由于CMOS非門電壓傳輸特性中輸出高低電平的過(guò)渡區(qū)很陡，故閾值電壓VT約為VDD/2。

③ 抗干擾容限    由圖2–47（b）可見，CMOS非門的開門電平Von門電平Voff分別為0.45VDD和0.55VDD，因此其高、低電平抗干擾容限均達(dá)0.45VDD。其他CMOS門電路的抗干擾容限盡管不一定能達(dá)到非門的水平，但一般均大于0.3VDD.當(dāng)電源電壓VDD較大時(shí)，其抗干擾能力就很強(qiáng)。

2. 電源電壓范圍

標(biāo)準(zhǔn)CMOS電路的電源電壓范圍很寬，可在3～18V范圍內(nèi)工作，電源電壓不同，CMOS電路的性能就不同。上述幾個(gè)與電壓傳輸特性有關(guān)的參數(shù)，基本上都與電源電壓VDD呈線性關(guān)系。

3. 傳輸延遲與功耗

CMOS電路的功耗較小，傳輸延遲較大，且它們均與電源電壓有關(guān)。下表列出了溫度為

25℃且負(fù)載電容為50pF時(shí)，不同電源電壓下CMOS非門的傳輸延遲和功耗。由表可見，電源電壓越高，CMOS電路的傳輸延遲越小，功耗越大。

CMOS非門的傳輸延遲和功耗與電源電壓的關(guān)系

4. 扇出系數(shù)

因CMOS電路有極高的輸入阻抗，因此其扇出系數(shù)很大，額定扇出系數(shù)可達(dá)50。但是，

必須指出的是，扇出系數(shù)是指驅(qū)動(dòng)CMOS電路的個(gè)數(shù)，若就灌電流負(fù)載能力和拉電流負(fù)載能力而言，CMOS電路遠(yuǎn)遠(yuǎn)低于TTL電路。

五、使用ＭＯＳ集成電路的注意事項(xiàng)

盡管CMOS和大多數(shù)MOS集成電路輸入端均有保護(hù)電路，但這些電路吸收的瞬時(shí)能量有限，過(guò)大的干擾信號(hào)也會(huì)破壞保護(hù)電路，甚至燒壞芯片。因此使用適應(yīng)注意以下幾點(diǎn)。

1．  焊接時(shí)，電烙鐵外殼應(yīng)接地。

2．  不能帶電插拔集成塊。

3．  因MOS電路輸入阻抗極高，不用的輸入端不能開路，以免感應(yīng)較高的電壓。應(yīng)根據(jù)邏輯要求接電源（與非門）或接地（或非門）或與其他輸入端并接使用。

4．  輸出級(jí)所接電容負(fù)載不能大于500Pf，否則輸出級(jí)功率過(guò)大會(huì)損壞電路。