計數(shù)器是時序電路也是數(shù)字系統(tǒng)中使用最多的電路形式，分類的方法也較多。按計數(shù)脈沖觸發(fā)方式可分為同步和異步兩大類；按計數(shù)制分類分為二進(jìn)制、非二進(jìn)制（包括十進(jìn)制及其他任意進(jìn)制）兩類；按計數(shù)過程中的數(shù)值的增減分類可分為加法、減法、可逆計數(shù)器。這些分類又交叉重疊，因而計數(shù)器的種類名稱較多。計數(shù)器不僅用于對時鐘脈沖計數(shù)，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算等等。
下面我們講計數(shù)器是按計數(shù)器中的數(shù)字的編碼方式分類，如二進(jìn)制計數(shù)器、二—十進(jìn)制計數(shù)器等。
一、 二進(jìn)制計數(shù)器
1. 異步遞增二進(jìn)制計數(shù)器
遞增計數(shù)器就是每輸入一個脈沖就進(jìn)行一次加1運(yùn)算，而二進(jìn)制計數(shù)是輸入脈沖個數(shù)與自然二進(jìn)制數(shù)有對應(yīng)關(guān)系。異步計數(shù)器是在做加1計數(shù)時是采取從低位到高位逐位進(jìn)位的方式工作的。因此其中的各個觸發(fā)器不是同步翻轉(zhuǎn)的。按照二進(jìn)制加法計數(shù)規(guī)則，每一位如果已經(jīng)是1，則再計入1時應(yīng)變?yōu)?，同時向高位發(fā)出進(jìn)位信號，使高位翻轉(zhuǎn)。若使用下降沿動作的觸發(fā)器（此時該觸發(fā)器應(yīng)接成計數(shù)狀態(tài)，例如JK觸發(fā)器使J=K=1）組成計數(shù)器，只要將低位觸發(fā)器的Q端接到高位觸發(fā)器的時鐘輸入端即可。當(dāng)?shù)臀挥?nbsp;
時，Q端的下降沿正好可以作為高位的時鐘信號CP。那么一個四位異步遞增二進(jìn)制計數(shù)器就如下圖：
JK觸發(fā)器異步4位二進(jìn)制加法計數(shù)器
分析：
（1）J、K接1，即四個觸發(fā)器均處在計數(shù)狀態(tài)
（2）清零端給一個負(fù)脈沖，進(jìn)行總清，防止過去狀態(tài)干擾輸出
（3）畫波形圖
JK觸發(fā)器異步4位二進(jìn)制加法計數(shù)器時序圖
從以上分析可以看出，各觸發(fā)器的變化是依次逐個進(jìn)行的，而每個觸發(fā)器的變化都需要一定的延遲時間，尤其計數(shù)器位數(shù)教多時，累計延遲時間就教長，所以異步計數(shù)器比同步計數(shù)器的速度低。要可以用一個Z表示進(jìn)位輸出，也就是記滿1111后次態(tài)為0000此時不同于總清的0000。
從波形上可以看出，每經(jīng)一級觸發(fā)器輸出的脈沖的周期就增加一倍，即頻率降低一倍，因此一位二進(jìn)制計數(shù)器就是一個二分頻器。
異步4位二進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)移表
當(dāng)觸發(fā)器的個數(shù)為N時，最后一個觸發(fā)器輸出的頻率將降為輸入脈沖頻率的1/2N，它能累計的最大脈沖個數(shù)為2N-1。例如我們前面畫的圖N=4，它就能累計15個脈沖而Q3輸出1/16分頻。如果使用上升沿觸發(fā)器構(gòu)成異步二進(jìn)制遞增計數(shù)器，其邏輯圖：
綜上所述，對一個二進(jìn)制遞增計數(shù)器歸納如下：
u 計數(shù)器由若干個工作在計數(shù)狀態(tài)時的觸發(fā)器構(gòu)成。如用負(fù)跳變觸發(fā)器則進(jìn)位信號從 
端引出；用正跳變觸發(fā)器構(gòu)成則進(jìn)位信號則從 
端引出
u N個觸發(fā)器具有 
個狀態(tài)，稱為以 
為模的計數(shù)器（或模 
計數(shù)器），其中計數(shù)容量為 
-1
u 由于異步計數(shù)器進(jìn)位信號象波浪一樣推進(jìn)，因此又稱為紋波計數(shù)器
2. 異步二進(jìn)制遞減計數(shù)器
按照二進(jìn)制減法計數(shù)規(guī)則，遞減計數(shù)器規(guī)律：若低位觸發(fā)器已經(jīng)為0，則再輸入一個減計數(shù)脈沖后應(yīng)翻轉(zhuǎn)成1，同時向高位發(fā)出借位信號，使高位翻轉(zhuǎn)。
|
CP數(shù) |
Q2 |
Q1 |
Q0 |
|
0 |
0 |
0 |
0 |
|
1 |
1 |
1 |
1 |
|
2 |
1 |
1 |
0 |
|
3 |
1 |
0 |
1 |
|
4 |
1 |
0 |
0 |
|
5 |
0 |
1 |
1 |
|
6 |
0 |
1 |
0 |
|
7 |
0 |
0 |
1 |
|
8 |
0 |
0 |
0 |
如果用下降沿觸發(fā)的JK觸發(fā)器構(gòu)成異步二進(jìn)制減法計數(shù)器，則：
下降沿動作的異步二進(jìn)制減法計數(shù)器
將異步二進(jìn)制減法計數(shù)器與異步加法計數(shù)器比較可以看出，它們都是將低位觸發(fā)器的一個輸出端接到高位觸發(fā)器的時鐘輸入端而組成的。在采用下降沿觸發(fā)的計數(shù)器時，加計數(shù)以 
端為輸出端，而減法計數(shù)以 
端為輸出端。可以推導(dǎo)，若采用上升沿計數(shù)器則情況相反。
3. 同步二進(jìn)制遞增計數(shù)器
異步計數(shù)器工作速度較低，常常又被稱為串行計數(shù)器。為了提高計數(shù)述速度，可采用同步計數(shù)器，其特點(diǎn)是計數(shù)脈沖同時接于各位觸發(fā)器的時鐘脈沖輸入端，當(dāng)計數(shù)脈沖到來時，應(yīng)該翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)，沒有各級延遲時間的積累問題。同步計數(shù)器又稱并行計數(shù)器。
假設(shè)要組成四位二進(jìn)制(M=16)的同步遞增計數(shù)器，首先根據(jù)計數(shù)規(guī)律得到狀態(tài)表：
|
CP序號 |
Q3 |
Q2 |
Q1 |
Q0 |
等效十進(jìn)制數(shù) |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
1 |
|
2 |
0 |
0 |
1 |
0 |
2 |
|
3 |
0 |
0 |
1 |
1 |
3 |
|
4 |
0 |
1 |
0 |
0 |
4 |
|
5 |
0 |
1 |
0 |
1 |
5 |
|
6 |
0 |
1 |
1 |
0 |
6 |
|
7 |
0 |
1 |
1 |
1 |
7 |
|
8 |
1 |
0 |
0 |
0 |
8 |
|
9 |
1 |
0 |
0 |
1 |
9 |
|
10 |
1 |
0 |
1 |
0 |
10 |
|
11 |
1 |
0 |
1 |
1 |
11 |
|
12 |
1 |
1 |
0 |
0 |
12 |
|
13 |
1 |
1 |
0 |
1 |
13 |
|
14 |
1 |
1 |
1 |
0 |
14 |
|
15 |
1 |
1 |
1 |
1 |
15 |
|
16 |
0 |
0 |
0 |
0 |
0 |
分析狀態(tài)表，可以得到各觸發(fā)器的翻轉(zhuǎn)條件
u 最低位觸發(fā)器FF0每輸入一個脈沖翻轉(zhuǎn)一次
u 其它各觸發(fā)器都是在所有低位觸發(fā)器的輸出端全為1時，在下一個CP有效沿到來時狀態(tài)改變一次。
由于同步計數(shù)器中各觸發(fā)器的CP端輸入同一時鐘脈沖，因此觸發(fā)器的翻轉(zhuǎn)狀態(tài)就由它們的輸入信號狀態(tài)決定。例如JK觸發(fā)器狀態(tài)就由J、K端的狀態(tài)決定。組成同步計數(shù)器的關(guān)鍵就是根據(jù)翻轉(zhuǎn)條件，確定各觸發(fā)器輸入端的邏輯表達(dá)式。
如果用下降沿觸發(fā)的JK觸發(fā)器組成上述計數(shù)器，根據(jù)JK觸發(fā)器的邏輯功能和上述兩個條件，可列出四位同步二進(jìn)制遞增計數(shù)器各觸發(fā)器之間的連接邏輯關(guān)系：
|
觸發(fā)器翻轉(zhuǎn)條件 |
J、K端的邏輯關(guān)系 |
|
|||
|
FF0 |
每輸入一個脈沖翻轉(zhuǎn)一次 |
J0=J0=1 |
|||
|
FF1 |
Q0=1 |
J1=K1=Q0 |
|||
|
FF2 |
Q0=Q1=1 |
J2=K2=Q0Q1 |
|||
|
FF3 |
Q0=Q1=Q2=1 |
J3=K3=Q0Q1Q2 |
根據(jù)這些方程可以畫出同步二進(jìn)制遞增計數(shù)器的邏輯電路圖：
同步4位二進(jìn)制加法計數(shù)器
對于同步二進(jìn)制遞增計數(shù)器也可以用狀態(tài)圖描述或工作波形（時序圖）描述。
4位二進(jìn)制加法計數(shù)器狀態(tài)圖
4位二進(jìn)制加法計數(shù)器時序圖
4. 二進(jìn)制遞減計數(shù)器
對于同步二進(jìn)制遞減計數(shù)器，首先要列寫狀態(tài)表，下面以4位二進(jìn)制遞減計數(shù)器為例
|
CP序號 |
Q3 |
Q2 |
Q1 |
Q0 |
輸出Z |
|
0 |
0 |
0 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
0 |
|
2 |
1 |
1 |
1 |
0 |
0 |
|
3 |
1 |
1 |
0 |
1 |
0 |
|
4 |
1 |
1 |
0 |
0 |
0 |
|
5 |
1 |
0 |
1 |
1 |
0 |
|
6 |
1 |
0 |
1 |
0 |
0 |
|
7 |
1 |
0 |
0 |
1 |
0 |
|
8 |
1 |
0 |
0 |
0 |
0 |
|
9 |
0 |
1 |
1 |
1 |
0 |
|
10 |
0 |
1 |
1 |
0 |
0 |
|
11 |
0 |
1 |
0 |
1 |
0 |
|
12 |
0 |
1 |
0 |
1 |
0 |
|
13 |
0 |
0 |
1 |
1 |
0 |
|
14 |
0 |
0 |
1 |
0 |
0 |
|
15 |
0 |
0 |
0 |
1 |
0 |
|
16 |
0 |
0 |
0 |
0 |
1 |
分析狀態(tài)可以總結(jié)：
u 低位觸發(fā)器FF0每輸入一個脈沖翻轉(zhuǎn)一次
u 其它各觸發(fā)器都是在所有低位觸發(fā)器的輸出為0時變化
仿效遞增計數(shù)器，可得四位同步二進(jìn)制遞減計數(shù)器級間連接的邏輯關(guān)系：
|
觸發(fā)器翻轉(zhuǎn)條件 |
J、K端的邏輯關(guān)系 |
|
|
FF0 |
每輸入一個脈沖翻轉(zhuǎn)一次 |
J0=J0=1 |
|
FF1 |
Q0=0 |
J1=K1= |
|
FF2 |
Q0=Q1=0 |
J2=K2= |
|
FF3 |
Q0=Q1=Q2=0 |
J3=K3= |
根據(jù)邏輯表達(dá)式可以畫出邏輯圖：
同步4位二進(jìn)制減法計數(shù)器
當(dāng)然也可以用狀態(tài)圖和時序圖描述該電路。
從上面分析可以發(fā)現(xiàn)，對于同步二進(jìn)制計數(shù)器，遞增和遞減的區(qū)別在于J、K端來自低位觸發(fā)器的輸出為1還是0，那么通過一個控制端就可以實(shí)現(xiàn)可逆計數(shù)。
二、 8421BCD碼十進(jìn)制計數(shù)器
二進(jìn)制計數(shù)器，雖然它的袋內(nèi)陸結(jié)構(gòu)簡單，運(yùn)算方便，但是當(dāng)二進(jìn)制數(shù)的位數(shù)較多時，要很快地讀出來就比較困難，因此有討論十進(jìn)制計數(shù)器的必要。所謂十進(jìn)制就是“逢十進(jìn)一”。前面討論四位二進(jìn)制計數(shù)器的計數(shù)狀態(tài)是從0000～1111共16個狀態(tài)。要表示十進(jìn)制的十個狀態(tài)，就要去掉其中6個狀態(tài)，至于去掉哪些可以有不同的安排，如果考慮BCD編碼，即去掉1010～1111這6個狀態(tài)。
下面給出用JK觸發(fā)器組成的一位異步十進(jìn)制遞增計數(shù)器邏輯圖
異步8421BCD十進(jìn)制加法計數(shù)器
分析計數(shù)原理：
代入JK觸發(fā)器的特性方程 
可以寫出
畫出時序圖：
異步8421BCD十進(jìn)制加法計數(shù)器時序圖
按照同樣的道理，可以分析8421BCD碼同步十進(jìn)制遞減計數(shù)器。
事實(shí)上，畫工作波形、列寫狀態(tài)方程、狀態(tài)表是分析時序邏輯電路常用的方法，要仔細(xì)理解并掌握這些分析方法。