根據(jù)功能		只讀存儲(chǔ)器(ROM)
		隨機(jī)存取存儲(chǔ)器（RAM）（又稱為讀寫存儲(chǔ)器）		靜態(tài)（STATIC RAM，簡(jiǎn)稱SRAM）
				動(dòng)態(tài)RAM（Dynamic RAM,簡(jiǎn)稱DRAM）

一、 RAM的電路結(jié)構(gòu)與工作原理

1. RAM存儲(chǔ)單元

存儲(chǔ)單元是存儲(chǔ)器的最基本存儲(chǔ)細(xì)胞，它可以存放一位二進(jìn)制數(shù)據(jù)。

（1）靜態(tài)RAM存儲(chǔ)單元

靜態(tài)RAM中存儲(chǔ)單元的結(jié)構(gòu)如5.1圖。虛線框中的存儲(chǔ)單元為六管SRAM存儲(chǔ)單元，其中

5.1 六管靜態(tài)存儲(chǔ)單元

T1~T4構(gòu)成一個(gè)基本RS觸發(fā)器，用來(lái)存儲(chǔ)1位二值數(shù)據(jù)。T5與T6為本單元控制門，由行選擇線Xi控制。Xi=1使T5T 6導(dǎo)通，觸發(fā)器與位線接通；Xi =0，T5T6截止，觸發(fā)器與位線隔離。T7T8為一列存儲(chǔ)單元公用控制門，用于控制位線與數(shù)據(jù)線的連接狀態(tài)，由列選擇線Yj控制。顯然，Xi=Yj=1時(shí)，T5~T8都導(dǎo)通，觸發(fā)器的輸出才與數(shù)據(jù)線接通，該單元才能通過(guò)數(shù)據(jù)線傳送數(shù)據(jù)。因此，存儲(chǔ)單元能夠進(jìn)行讀/寫操作的條件：Xi=Yj=1。

靜態(tài)RAM的特點(diǎn)是，數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能永久保存。

（2）動(dòng)態(tài)RAM存儲(chǔ)單元

靜態(tài)RAM存儲(chǔ)單元缺點(diǎn)：使用管子多，功耗大，集成度受到限制。

動(dòng)態(tài)RAM存儲(chǔ)數(shù)據(jù)的原理是基于MOS管柵極電容的電荷存儲(chǔ)效應(yīng)。由于漏電流的存在，電容上存儲(chǔ)的數(shù)據(jù)（電荷）不能長(zhǎng)久保存，因此必須定期給電容補(bǔ)充電荷，以避免存儲(chǔ)數(shù)據(jù)的丟失，這種操作稱為再生或刷新。常見(jiàn)的動(dòng)態(tài)RAM存儲(chǔ)單元有三管和單管兩種。

5.2 三管動(dòng)態(tài)存儲(chǔ)單元

5.2圖為三管動(dòng)態(tài)存儲(chǔ)單元，存儲(chǔ)單元是以MOS管T2及其柵極電容C為基礎(chǔ)構(gòu)成的，數(shù)據(jù)存于柵極電容C中。若電容C充有足夠的電荷，使T2導(dǎo)通，這一狀態(tài)為邏輯0，否則為邏輯1。圖中除了存儲(chǔ)單元外，還畫出了該列存儲(chǔ)單元公用的寫入刷新控制電路。

圖5.2中行、列選擇線Xi、Yj均為高電平時(shí)，存儲(chǔ)單元被選中；讀/寫控制信號(hào)  為高電平時(shí)進(jìn)行讀操作，低電平進(jìn)行寫操作；G1門輸入端的小圓圈表示反相。

在進(jìn)行讀操作時(shí)，地址信號(hào)使門控管T3導(dǎo)通，此時(shí)若C上充有電荷且使T2導(dǎo)通，則讀出數(shù)據(jù)為0；反之，T2截止，使“讀”位線獲得高電平，輸出數(shù)據(jù)為1。 由圖可以看出，“讀”位線信號(hào)分為兩路，一路經(jīng)T5由Do輸出，另一路經(jīng)寫入刷新控制電路對(duì)存儲(chǔ)單元刷新。

進(jìn)行寫操作時(shí)，  為低電平（  ），此時(shí)G2被封鎖，由于Yj為高電平，T4導(dǎo)通，輸出數(shù)據(jù)DI經(jīng)T4并由寫入刷新控制電路反相，再經(jīng)T1寫入到電容器C中。這樣，當(dāng)輸入數(shù)據(jù)為0時(shí)，電容充電；而輸入數(shù)據(jù)為1時(shí)，電容放電。

除了讀/寫操作可以進(jìn)行刷新外，刷新操作也可以通過(guò)只選通行選擇線來(lái)實(shí)現(xiàn)。例如，當(dāng)行選擇線Xi為高電平，且  讀有效時(shí)（  =1），C上的數(shù)據(jù)經(jīng)T2`T3到達(dá)“讀”位線，然后 經(jīng)寫入刷新控制電路對(duì)存儲(chǔ)單元刷新。此時(shí)Xi有效的整個(gè)一行存儲(chǔ)單元被刷新。由于列選擇線Yj無(wú)效，因此數(shù)據(jù)不被讀出。

為了提高集成度,目前大容量動(dòng)態(tài)RAM的存儲(chǔ)單元普遍采用單管結(jié)構(gòu)，其電路如5.3圖。

5.3 單管動(dòng)態(tài)存儲(chǔ)單元

0或1數(shù)據(jù)存于電容CS中，T為門控制，通過(guò)控制T的導(dǎo)通與截止，可以把數(shù)據(jù)從存儲(chǔ)單元送至位線上或者將位線上的數(shù)據(jù)寫入到存儲(chǔ)單元。

為了節(jié)省芯片面積，存儲(chǔ)單元的電容CS不能做的很大，而位線上連接的元件較多，雜散電容Cw遠(yuǎn)大于CS。當(dāng)讀出數(shù)據(jù)時(shí)，電容CS上的電荷向CW轉(zhuǎn)移，位線上的電壓VW遠(yuǎn)小于讀寫操作前CS上的電壓VS（即VW=VSCS/（CS+CW））。因此，需經(jīng)讀出放大器對(duì)信號(hào)放大。同時(shí)，由于CS上的電荷減少，存儲(chǔ)的數(shù)據(jù)被破壞，故每次讀出后，必須及時(shí)對(duì)讀出單元刷新。

2. RAM的基本結(jié)構(gòu)

一般而言，存儲(chǔ)器由存儲(chǔ)矩陣、地址譯碼器和輸入/ 輸出控制電路3部分組成，其結(jié)構(gòu)如圖5. 4所示，由此看出進(jìn)出存儲(chǔ)器有3類信號(hào)線，即地址線、數(shù)據(jù)線和控制線。

圖5. 4 RAM電路的基本結(jié)構(gòu)

（1）存儲(chǔ)矩陣

存儲(chǔ)器由許多存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元存放1位二值數(shù)據(jù)。通常存儲(chǔ)單元排列成矩陣形式。存儲(chǔ)器以字為單位組織內(nèi)部結(jié)構(gòu)，1個(gè)字含有若干個(gè)存儲(chǔ)單元。1個(gè)字中所含有的位數(shù)稱為字長(zhǎng)。在實(shí)際應(yīng)用中，常以字?jǐn)?shù)和字長(zhǎng)的乘積表示存儲(chǔ)器的容量，存儲(chǔ)器的容量越大，意味著存儲(chǔ)器存儲(chǔ)得數(shù)據(jù)越多。

例如，一個(gè)容量為256´4（256個(gè)字，每字4位）的存儲(chǔ)器，有1024個(gè)存儲(chǔ)單元，這些存儲(chǔ)單元可以排成32´32列的矩陣形式，如圖5.5所示。圖中每行有32個(gè)存儲(chǔ)單元，每四列存儲(chǔ)單元連接在相同的列地址譯碼線上，組成一個(gè)字列，由此看出每行可存儲(chǔ)8個(gè)字，每個(gè)字列可存儲(chǔ)32個(gè)字。每根行地址選擇線選中一行，每根列地址選擇線選中一個(gè)字列。因此，圖示陣列有32根行地址選擇線和8根列地址選擇線。

圖5.5  256×4RAM存儲(chǔ)矩陣

（2）地址譯碼

通常RAM以字為單位進(jìn)行數(shù)據(jù)的讀出與寫入（每次寫入或讀出一個(gè)字），為了區(qū)別各個(gè)不同的字，將存放同一個(gè)字的存儲(chǔ)單元編為一組，并賦予一個(gè)號(hào)碼，稱為地址。不同的字單元具有不同的地址，從而在進(jìn)行讀寫操作時(shí)，可以按照地址選擇欲訪問(wèn)（讀寫操作）的單元。字單元也稱為地址單元。

地址譯碼電路實(shí)現(xiàn)地址的選擇。在大容量的存儲(chǔ)器中，通常采用雙譯碼結(jié)構(gòu)，即將輸入地址分為行地址和列地址兩部分，分別由行、列地址譯碼電路譯碼。行、列地址譯碼電路的輸出作為存儲(chǔ)矩陣的行、列地址選擇線，由它們共同確定欲選擇的地址單元。地址單元的個(gè)數(shù)N與二進(jìn)制地址碼的位n滿足關(guān)系式  。

對(duì)于圖5. 5所示的存儲(chǔ)矩陣，256個(gè)字需要8位二進(jìn)制地址碼（A7~A0）。地址碼有多種形式。例如，可以將地址碼A7~A0的低5位A4~A0作為行地址，經(jīng)過(guò)5線—32線譯碼電路，產(chǎn)生32根行地址選擇線；地址碼的高3位A7~A5作為列譯碼輸入，產(chǎn)生8根列地址選擇線。只有被行地址選擇線和列地址選擇線同時(shí)選中的單元，才能被訪問(wèn)。例如，若輸入地址碼A7~A0為00011111時(shí)，X31和Y0輸出有效電平，位于X31和Y0交叉處的字單元可以進(jìn)行讀出或?qū)懭氩僮鳎溆嗳魏巫謫卧疾粫?huì)被選中。

（3）輸入/輸出控制電路

圖5. 6給出了一個(gè)簡(jiǎn)單的輸入/輸出控制電路。在系統(tǒng)中為了便于控制，電路不僅有讀/寫控制信號(hào)  ，還有片選控制信號(hào)CS。當(dāng)片選信號(hào)有效時(shí)，芯片被選中，可以進(jìn)行讀/寫操作，否則芯片不工作。片選信號(hào)僅解決芯片是否工作的問(wèn)題，而芯片的讀、寫操作則由讀/寫控制信號(hào)  決定。

在圖5.6中，當(dāng)片選信號(hào)CS=1時(shí)，G5、G4輸出為0，三態(tài)門G1、G2、G3均處于高阻狀態(tài)，輸入/輸出（I/O）端與存儲(chǔ)器內(nèi)部完全隔離，存儲(chǔ)器禁止讀/寫操作，即不工作；而當(dāng)CS=0時(shí)，芯片被選通，根據(jù)讀/寫控制信號(hào)  的高低，執(zhí)行讀或?qū)懖僮?。?dāng)  時(shí)，G5輸出高電平，G3被打開，于是被選中的單元所存儲(chǔ)的數(shù)據(jù)出現(xiàn)在I/O端，存儲(chǔ)器執(zhí)行讀操作；反之，  時(shí)，G4輸出高電平，G1、G2被打開，此時(shí)加在I/O端的數(shù)據(jù)以互補(bǔ)的形式出現(xiàn)在內(nèi)部數(shù)據(jù)上，并被存入到所選中的存儲(chǔ)單元，存儲(chǔ)器執(zhí)行寫操作。

圖5.6  輸入/輸出控制電路

3.RAM的操作與定時(shí)

為了保證存儲(chǔ)器準(zhǔn)確無(wú)誤地工作，加到存儲(chǔ)器的地址、數(shù)據(jù)和控制信號(hào)必須遵守幾個(gè)時(shí)間邊界條件。下面以靜態(tài)RAM為例加以說(shuō)明。

圖5.7給出了讀出過(guò)程的定時(shí)關(guān)系。讀出過(guò)程操作如下：

圖5.7 讀操作時(shí)序圖

（1）欲讀出單元的地址加到存儲(chǔ)器的地址輸入端；

（2）加入有效的片選信號(hào)CS；

（3）在  線上加高電平，經(jīng)過(guò)一段延時(shí)后，所選擇單元的內(nèi)容出現(xiàn)在I/O端。

（4）讓片選信號(hào)CS無(wú)效，I/O端呈高阻狀態(tài)，本次讀出結(jié)束。

由于地址緩沖器、譯碼器及輸入/輸出電路存在延時(shí)，在地址信號(hào)加到存儲(chǔ)器上之后，必須等待一段時(shí)間  ，數(shù)據(jù)才能穩(wěn)定地傳輸?shù)綌?shù)據(jù)輸出端，這鍛時(shí)間稱為地址存取時(shí)間。如果在RAM的地址輸入端已經(jīng)有穩(wěn)定地址的條件下，加入片選信號(hào)有效到數(shù)據(jù)已經(jīng)有穩(wěn)定地址的條件下，加入片選信號(hào)，從片選信號(hào)有效到數(shù)據(jù)穩(wěn)定輸出，這段時(shí)間間隔記為  。顯然在進(jìn)行存儲(chǔ)器讀操作時(shí)，只有在地址和片選信號(hào)加入，且分別等待  和  以后，被讀單元的內(nèi)容才能穩(wěn)定地出現(xiàn)在數(shù)據(jù)輸出端，這兩個(gè)條件必須同時(shí)滿足。圖中  為讀周期，它表示該芯片連續(xù)進(jìn)行兩次讀操作必須的時(shí)間間隔。

寫操作的定時(shí)波形如圖5.5所示。寫操作過(guò)程如下：

圖5.5寫操作時(shí)序圖

（1）將欲寫入單元的地址加到存儲(chǔ)器的地址輸入端；

（2）在片選信號(hào)CS端加上有效邏輯電平，使RAM工作；

（3）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端；

（4）在  線上加入低電平，進(jìn)入寫工作狀態(tài)；

（5）使片選信號(hào)無(wú)效，數(shù)據(jù)輸入線回到高阻狀態(tài)。

由于地址改變時(shí)，新地址的穩(wěn)定要經(jīng)過(guò)一段時(shí)間，如果在這段時(shí)間內(nèi)加入寫控制信號(hào)（即  變低），可能將數(shù)據(jù)錯(cuò)誤地寫入其他單元。為了防止這種情況出現(xiàn)，在寫控制信號(hào)有效前，地址必須穩(wěn)定一段時(shí)間  ,這段時(shí)間稱為地址建立時(shí)間。同時(shí)，在寫信號(hào)無(wú)效后，地址還要維持一段寫恢復(fù)時(shí)間  。為了保證速度最慢的存儲(chǔ)器芯片的寫入，寫信號(hào)有效的時(shí)間不得小于寫脈沖寬度  。此外，對(duì)于寫入的數(shù)據(jù)，應(yīng)在寫輸入信號(hào)失效前  時(shí)間內(nèi)保持穩(wěn)定，且在寫信號(hào)失效后繼續(xù)保留  時(shí)間。在時(shí)序圖中還給出了寫周期  ,它反映了連續(xù)進(jìn)行兩次寫操作所需要的最小時(shí)間間隔。對(duì)于大多數(shù)半導(dǎo)體存儲(chǔ)器來(lái)說(shuō)，讀周期和寫周期是相等的，一般為十幾到幾十ns。

由于動(dòng)態(tài)RAM的地址大都采用行、列地址分時(shí)送入的方法，因此，其讀、寫操作定時(shí)與靜態(tài)RAM稍有不同。

二、RAM存儲(chǔ)容量的擴(kuò)展

在數(shù)字系統(tǒng)或計(jì)算機(jī)中，單個(gè)存儲(chǔ)器芯片往往不能滿足存儲(chǔ)器的容量的要求，因此，必須把若干個(gè)存儲(chǔ)器芯片連在一起，以擴(kuò)展存儲(chǔ)容量。擴(kuò)展存儲(chǔ)容量的方法可以通過(guò)增長(zhǎng)字長(zhǎng)（位數(shù)）或字?jǐn)?shù)來(lái)實(shí)現(xiàn)。存儲(chǔ)器的字?jǐn)?shù)通常采用K，M或G為單位，其中  ，  ， 

1. 字長(zhǎng)（位數(shù)）的擴(kuò)展

通常RAM芯片的字長(zhǎng)為1位，4位，8位，16位和32位等。當(dāng)實(shí)際存儲(chǔ)器系統(tǒng)的字長(zhǎng)超過(guò)RAM芯片的字長(zhǎng)時(shí)需要對(duì)RAM實(shí)行位擴(kuò)展。

位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)，即將RAM的地址線、讀/寫控制線和片選信號(hào)對(duì)應(yīng)地并聯(lián)在一起，而各個(gè)芯片的數(shù)據(jù)輸入/輸出端作為字的各個(gè)位線。例如，用4個(gè)4K´4位RAM芯片可以擴(kuò)展成4K´16位的存儲(chǔ)系統(tǒng)，如圖5.9所示。

圖5.9 用4K*4位RAM芯片構(gòu)成4K*16位的存儲(chǔ)器系統(tǒng)

2. 字?jǐn)?shù)的擴(kuò)展

字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器，控制存儲(chǔ)器芯片的片選輸入端來(lái)實(shí)現(xiàn)。例如，利用2-4線譯碼器將4個(gè)5K´5位的RAM芯片擴(kuò)展為32K´5位的存儲(chǔ)器系統(tǒng)。擴(kuò)展方式如圖5.10。

圖5.10 用8K×8位RAM芯片構(gòu)成32K×8位的存儲(chǔ)器系統(tǒng)

圖中，存儲(chǔ)器擴(kuò)展所要增加的地址線A14、A13與譯碼器的74139的輸入相連，譯碼器的輸出Y0~Y3分別接至4片RAM的片選信號(hào)控制端CS，這樣，當(dāng)輸入一個(gè)地址碼（A14~A0）時(shí)，只有一片RAM被選中，從而實(shí)現(xiàn)了字的擴(kuò)展。芯片的地址分布，如表5.1所示。

                   表5.1 32K*8位存儲(chǔ)器系統(tǒng)的地址分配表

實(shí)際應(yīng)用中，常將兩種方法相互結(jié)合，以達(dá)到字和位均擴(kuò)展的要求?？梢?jiàn)，無(wú)論需要多大容量的存儲(chǔ)器系統(tǒng)，均可利用容量有限的存儲(chǔ)器芯片，通過(guò)位數(shù)和字?jǐn)?shù)的擴(kuò)展來(lái)構(gòu)成。

三、 RAM舉例

目前，市場(chǎng)上的RAM品種繁多，且沒(méi)有一個(gè)統(tǒng)一的命名標(biāo)準(zhǔn)。不同廠商生產(chǎn)的功能相同的產(chǎn)品，其型號(hào)也不盡相同，例如MOTOROLA公司生產(chǎn)的MCM6264和NEC公司生產(chǎn)的uPD41256芯片例子。使用時(shí)可以查閱器件手冊(cè)。