二、或門

實現(xiàn)或運算邏輯功能的邏輯器件稱為或門。每個或門有兩個或兩個以上的輸入端和一個輸出端，兩輸入端或門的邏輯符號如圖3.2.1(b)所示。圖中、為輸入端，為輸出端，其輸出和輸入之間的電壓取值關(guān)系如表3.2.3所示。同樣假定高電平用邏輯值1表示，低電平用邏輯值0表示，或門的真值表如表3.2.4所示。或門輸出和輸入之間的邏輯關(guān)系表達式為：

                                                        (3.2. 2)

三、非門

實現(xiàn)非邏輯運算功能的邏輯器件稱為非門，非門也稱作為反相器，每個非門有一個輸入端和一個輸出端，其邏輯符號如圖3.2.1(c)所示。圖中為輸入端，為輸出端，其輸出和輸入之間的電壓取值關(guān)系如表3.2.5所示。同樣假定高電平用邏輯值1表示，低電平用邏輯值0表示，則非門的真值表如表3.2.6所示。非門輸出和輸入之間的邏輯關(guān)系表達式為：

                                                          (3.2.3)

在表3.2.1、表3.2.3和表3.2.5中，高電平用1表示，低電平用0表示，則得到真值表3.2.2、表3.2.4和表3.2.6。輸出和輸入之間的電壓關(guān)系轉(zhuǎn)化成輸出和輸入之間的二值邏輯關(guān)系。那么，在實際的邏輯器件中，“高電平”的電壓值是多高，“低電平”的電壓值又是多低呢？對于不同類型的邏輯門電路，“高電平”和“低電平”的電壓值各不相同。常見的雙極型門電路中，(1)TTL門電路，“高電平”的典型值為，“低電平”的典型值為；(2)ECL門電路，“高電平”的典型值為，“低電平”的典型值為；(3)I2Ｌ門電路，“高電平”的典型值為，“低電平”的典型值為 。MOS型邏輯門電路的高電平和低電平的電壓值一般和電源電壓有關(guān)，在電源電壓為5V時，CMOS門電路高電平的，低電平電壓為?？梢钥闯觯挥邢嗤愋偷拈T電路，其電平才相匹配，不同類型的門電路，其電平是不相匹配的，如ECL門電路的高電平電壓值比TTL門電路和I2L門電路的低電平電壓值還要低，因此，當(dāng)某一類型的門電路的輸出信號要作為另一類型門電路的輸入信號時，必須在它們之間增加一種電壓轉(zhuǎn)換電路，否則將出現(xiàn)錯誤的輸出。

3.2.2復(fù)合邏輯門電路

從理論上講，由與、或、非三種門電路可以實現(xiàn)各種邏輯功能，在實際的應(yīng)用中發(fā)現(xiàn)不論是何種制造工藝的與、或、非門在性能上存在許多的不足，如帶負載能力弱，抗干擾能力差等。而在實際中廣泛使用的門在帶負載能力、穩(wěn)定性和可靠性等方面都有顯著提高，最常用的復(fù)合邏輯門有“與非”門、“或非”門、“與或非”門和“異或”門等，其邏輯符號如圖3.2.2所示：

一、與非門

與運算后再進行非運算的復(fù)合運算稱為與非運算，實現(xiàn)與非運算的邏輯電路稱為與非門。與非門有兩個或兩個以上的輸入端和一個輸出端，兩輸入端與非門的邏輯符號如圖3.2.2(a)所示。圖中、為輸入端，為輸出端。假定高電平為，低電平為，輸出和輸入、的電壓取值關(guān)系如表3.2.7所示，高電平5V用邏輯值1表示，低電平0V用邏輯值0表示，電壓取值關(guān)系轉(zhuǎn)換為二值邏輯關(guān)系的真值表如表3.2.8所示。

輸出與輸入之間的邏輯關(guān)系表達式為:

                                                         (3.2.4)

使用與非門可實現(xiàn)任何邏輯功能的邏輯電路，因此，與非門是通用邏輯門的一種。

二、或非門

或運算后再進行非運算的復(fù)合運算稱為或非運算，實現(xiàn)或非運算的邏輯電路稱為或非門?；蚍情T也是一種通用邏輯門。一個或非門有兩個或兩個以上的輸入端和一個輸出端，兩輸入端或非門的邏輯符號如圖3.2.2(b)所示。圖中、為輸入端，為輸出端。假定高電平為，低電平為，輸出和輸入、的電壓取值關(guān)系如表3.2.9所示。其二值邏輯關(guān)系的真值表如表3.2.10所示。或非運算的邏輯表達式為

                                                        (3.2.5)
 

三、與或非門

與、或、非三種運算的復(fù)合運算稱為與或非運算，實現(xiàn)與或非運算的邏輯電路稱為與或非門。它也是一種通用邏輯門。圖3.2.2(c)所示為與或非門的邏輯符號，高電平用邏輯值1表示；低電平用邏輯值0表示，與或非門電路輸出和輸入、、、的邏輯性關(guān)系如表3.2.11所示，其邏輯表達式為：

                                                     (3.2.6)

四、異或門

異或邏輯是指兩個輸入端取值不同時，輸出為1，當(dāng)兩個輸入端取值相同時，輸出為0。實現(xiàn)異或邏輯運算的邏輯電路稱為異或門。異或門有且僅有兩個輸入端，一個輸出端。圖3.2.2(d)所示為異或門的邏輯符號，圖中，輸出和輸入、的邏輯關(guān)系如真值3.2.12所示，相應(yīng)的邏輯表達式為：

                                             (3.2.7)

異或運算之后再進行非運算，則稱為同或運算，相應(yīng)的真值表見表3.2.13，同或運算的邏輯表達式為：

                  ⊙                    (3.2.8)

3.2.3正負邏輯問題

上述討論中，電子電路中的高電平和低電平分別表示二值邏輯的1和0 兩種邏輯狀態(tài)，高電平和低電平是兩個不同的可以截然區(qū)別開來的電壓范圍。例如，在圖3.2.3中，2.4～5V范圍內(nèi)電壓，都稱作高電平，對應(yīng)于；而在0～0.8V范圍內(nèi)的電壓，都稱作低電平，對應(yīng)于。

正負邏輯的概念反映高電平和低電平所代表的意義，規(guī)定如下：

正邏輯關(guān)系：高電平用邏輯值1表示，低電平用邏輯值0表示。

負邏輯關(guān)系：高電平用邏輯值0表示，低電平用邏輯值1表示。

正邏輯和負邏輯之間有一定的轉(zhuǎn)換關(guān)系，如表3.2.1與門的輸出、輸入電壓關(guān)系用負邏輯表示，相應(yīng)真值表變成表3.2.14所示：

與表3.2.4兩輸入端或門真值表完全一致。同樣表3.2.3或門的輸出、輸入電壓關(guān)系，用負邏輯表示，相應(yīng)的真值表變成表3.2.15所示，與表3.2.2兩輸入端與門真值表完全一致?？梢钥闯觯壿嬛械呐c門是負邏輯中的或門，正邏輯中的或門是負邏輯中的與門。本書若無特別說明，一律采用正邏輯關(guān)系。實際上，正、負邏輯之間的變換可以利用反演律(或稱摩根定律)來證明。例如，有一個兩輸入端正與門，輸入為、，輸出為，則有

                                                          (3.2.9) 

對(3.2.9)式兩邊同時取非，由反演律，可得

                                                        (3.2.10)

在(3.2.10)式中，令

                                      (3.2.11)

可得：                                                     (3.2.12)

顯然，、、的值取1時，而、、的值為0，即正邏輯變?yōu)樨撨壿嫞?3.2.9)式表示的正邏輯關(guān)系與門變成由(3.2.12)式表示的負邏輯關(guān)系或門。

圖3.2.4給出了幾種常用的正負邏輯的等效變換。

由圖3.2.4從正邏輯符號變換成負邏輯符號時，在門電路符號輸入端和輸出端同時加小圓圈，表示反相。如果該處原來有小圓圈，按非—非相消的原則，可把小圓圈刪掉。同時，將與門符號變?yōu)榛蜷T符號，或門符號變?yōu)榕c門符號，就得出負邏輯符號。

應(yīng)當(dāng)指出，在負邏輯符號中，、、取正邏輯值，、、才是負邏輯值，在正邏輯中小圓圈表示反相，也可表示負邏輯。

利用負邏輯的表示方法，通過符號置換，對邏輯電路的分析與綜合帶來方便。下面舉例說明。

例3.2.1在圖3.2.5(a)所示三級與非門組成的邏輯電路中，試求出其邏輯表達式。

 解 若直接由邏輯圖寫出邏輯表達式，則：

然后，需要多次應(yīng)用反演律才可將表達式化成與-或表達式，且演算過程復(fù)雜。

如果將輸出級和奇數(shù)級上的與非門進行置換，正與非門置換為負或非門，如圖3.2.5(b)所示。在圖3.2.5(b)中，第Ⅰ級輸入端的小圓圈可與第Ⅱ級輸出端的小圓圈相互抵消，即非—非相消，第Ⅱ級就變成了與門。第Ⅲ級輸入端的小圓圈可移入變量，如原輸入量為，小圓圈刪掉后。輸入量變?yōu)?img src="/uploads/allimg/111115/1609205022-134.gif" />，原輸入量、小圓圈刪掉后，輸入量變?yōu)?img src="/uploads/allimg/111115/1609205645-129.gif" />、，如圖3.2.6所示。

這樣置換后，很容易寫出輸出表達式：

                                             (3.2.13)