表3.3.1 二極管與門輸出、輸入電壓關(guān)系
輸入			輸出
VA（V）	VB（V）	VC（V）	VY（V）
0	0	0	0.7
0	0	+5	0.7
0	+5	0	0.7
0	+5	+5	0.7
+5	0	0	0.7
+5	0	+5	0.7
+5	+5	0	0.7
+5	+5	+5	+5

表3.3.2 與邏輯真值表
輸入			輸出
A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

（2）輸入端、、中有任意一個(gè)為低電平，另兩個(gè)為高電平時(shí)，如取；，等效于端與地相連，二極管D₁正偏，D₁導(dǎo)通，使

此時(shí)二極管D₂、D₃的正極端接0.7V，負(fù)極端接+5V，處于反向偏置，故都截止。實(shí)際上，輸入端、、中有任一個(gè)、或任二個(gè)、或三個(gè)接低電平時(shí)，輸出均為0.7V。

（3）輸入端、、都接高電平時(shí)，D₁、D₂、D₃都處于截止?fàn)顟B(tài)，此時(shí)電路中沒有電流，輸出端點(diǎn)電位與 相等，即

上述討論的結(jié)果歸納如表3.3.1所示，由表可知，圖3.3.9（a）電路中，只有所有輸入端都是高電平時(shí)，輸出才是高電平，否則，輸出是低電平，所以它是一種與門。

用0表示低電平，1表示高電平；表3.3.1可轉(zhuǎn)換為真值表3.3.2的形式，由表3.3.2可知，只有當(dāng)三人輸入端、、同為1時(shí)，輸出才為1，否則，輸出為0，其邏輯表達(dá)式為：

                                                          （3.3.4）

2、二極管或門

圖3.3.10（a）由二極管組成的或門電路，、、為輸入端，為輸出端。圖3.3.1（b）為或門的邏輯符號(hào)。

電路的輸出與輸入之間的關(guān)系可分三種情況分析：

（1）輸入端、、都處于低電平時(shí)，D₁、D₂、D₃都處于截止?fàn)顟B(tài)，電路中沒有電流通過R，點(diǎn)的電位與地電位相同，= 0V。

（2）輸入端、、都處于高電平時(shí)，即，顯然，D₁、D₂、D₃都導(dǎo)通，輸出電壓為：

（3）輸入端、、中只有一個(gè)為高電平，另兩個(gè)為低電平，如取，而時(shí)，這時(shí)D₃導(dǎo)通，輸出電壓為：

導(dǎo)致二極管D₁、D₂截止，同理，任意兩個(gè)端為高電平時(shí)，輸出的電壓=4.3V。

用二元邏輯常量1、0分別表示高、低電平，則電路輸出與輸入之間的邏輯關(guān)系如表3.3.3所示。表3.3.3說明，、、中只要有一個(gè)為1，輸出就為1，這就是或邏輯關(guān)系，

相應(yīng)的邏輯表達(dá)式

                                                         （3.3.5）

表3.3.3 或邏輯真值表
輸入			輸出
A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

3.3.2 三極管邏輯非門

一、三極管結(jié)構(gòu)與工作原理

1、三極管的結(jié)構(gòu)與符號(hào)

晶體三極管又稱為雙極型器件（Bipolar-Junction-Transistor,用BJT表示），它的基本組成部份是兩個(gè)靠得很近且背對(duì)背排列的PN結(jié)。根據(jù)排列方式不同，晶體三極管分為NPN和PNP兩種類型，如圖3.3.11所示。兩個(gè)PN結(jié)所對(duì)應(yīng)的三個(gè)中性區(qū)按順序稱為集電區(qū)、基區(qū)和發(fā)射區(qū)，它們的電極引出線分別稱為集電極C（Collator）、基極B（Base）和發(fā)射極E（Emitter）集電區(qū)和基區(qū)之間的PN結(jié)稱為集電結(jié)，發(fā)射區(qū)和基區(qū)之間的PN結(jié)稱為發(fā)射結(jié)，圖3.3.11（b）為兩種類型三極管的電路符號(hào)，圖中發(fā)射極的箭頭方向表示發(fā)射結(jié)加正偏電壓時(shí)的實(shí)際電流方向。

2、雙極型三極管輸入特性和輸出特性

以NPN型晶體三極管為例討論輸入、輸出特性。輸入特性是指以基極B和發(fā)射極E之間的發(fā)射結(jié)為輸入回路，如圖3.3.12（a）所示，輸入電流i_B與輸入電壓V_BE之間的關(guān)系即

                                                     (3.3.6)

所反映的二維幾何曲線，（3.3.6）式是描述固定不變，i_B隨的變化關(guān)系，一般可由實(shí)驗(yàn)測(cè)出，如圖3.3.12（b）所示，由圖可知，這個(gè)曲線近似于指數(shù)曲線，與二極管的伏安特性相似。圖中的稱為開啟電壓。硅三極管的為0.5 ~ 0.7V。

 

 

輸出特性曲線是以集電極C和發(fā)射極E之間的回路作為輸出回路，如圖3.3.13（a）所示，輸出電流i_C與輸出電壓U_CE之間的關(guān)系，即

                                                    (3.3.7)

所反映的二維幾何曲線，（3.3.7）式是描述i_B固定，i_C隨的變化關(guān)系，一般由實(shí)驗(yàn)測(cè)出如圖3.3.13（b）所示，由圖可知集電極電流i_C不僅受的影響，還受輸入的基極電流i_B的控制。

輸出特性曲線分成三個(gè)區(qū)域，特性曲線右邊水平的部份稱為放大區(qū)（也叫線性區(qū)），放大區(qū)的明顯特點(diǎn)是i_C隨i_B成正比地變化，而幾乎不受變化的影響，i_C和i_B的變化量之比稱為電流放大系數(shù)，即=?i_C/?i_B。一般三極管的值在20到200范圍內(nèi)。

曲線靠近縱坐標(biāo)軸的部份稱為飽和區(qū)。飽和區(qū)的特點(diǎn)是i_C不再隨i_B的增加而變化，而是趨于飽和。硅三極管在開始進(jìn)入飽和區(qū)的值約為0.5 ~ 0.7V，在深度飽和狀態(tài)（i_B值很大）下，集電極和發(fā)射極間的飽和壓降在0.3V以下。

在輸出曲線i_B=0以下的區(qū)域稱為截止區(qū)。截止區(qū)特點(diǎn)是i_C幾乎等于零。這時(shí)僅有微小的穿透電流通過，一般硅二極管的都在1μA以下。

二、三極管非門

圖3.3.14（a）所示的就是三極管非門電路，圖3.3.14（b）為其相應(yīng)的邏輯符號(hào)，

圖3.3.14（c）表示非門電路輸出電壓隨輸入電壓的變化曲線，稱為電壓傳輸特性。圖中標(biāo)出了三極管的三個(gè)工作區(qū)域，截止區(qū)、放大區(qū)和飽和區(qū)。

 

 

當(dāng)輸入電壓小于三極管BE間的開啟電壓時(shí)，工作于截止區(qū)，輸出電壓為高電平，此時(shí)輸入端A相應(yīng)的邏輯值為0，輸出端Y相應(yīng)的邏輯值為1。

當(dāng)輸入電壓大于某一個(gè)數(shù)值（如圖3.3.14（c）中的?1.2V）晶體三極管工作在飽和區(qū)，輸出電壓為低電平，這種情況下輸入端的邏輯值為1，輸出端的邏輯值為0，如表3.3.4所示。

表3.3.4  非邏輯真值表
輸入	輸出
A	B
0	1
1	0

由表值表可寫出三極管非門的邏輯表達(dá)式

                                                            (3.3.8)

三、復(fù)合門電路

利用圖3.3.9（a）的二極管與門，圖3.3.10（a）的二極管或門，圖3.3.14（a）的三極管非門的組合，可構(gòu)成復(fù)合門，這種組合除了可擴(kuò)展其邏輯功能外，更主要的可通過組合來提高門電路的性能，比如，二極管門電路的帶負(fù)載能力較差，而三極管非門的帶負(fù)載能力較強(qiáng)，二極管門電路與三極管非門串接后，可提高其帶負(fù)載能力。但是，不同類型的門電路其高電平，低電平不相匹配，簡(jiǎn)單的串接會(huì)導(dǎo)致錯(cuò)誤的結(jié)果。一般情況下，必須在兩者之間增加電平位移電路。 

圖3.3.15（a）是由二極管與門和三極管非門串接而成，稱為二極管——三極管邏輯門（Diode—Transistor—Logic）簡(jiǎn)稱DTL電路，圖3.3.15（b）為相應(yīng)的邏輯符號(hào)。圖中二極管D₄、D₅與電阻組成分壓器，構(gòu)成電平匹配電路。

當(dāng)輸入端、、都有是高電平時(shí)（取= 5V），二極管D₁、D₂、D₃均截止，電源通過使D₄、D₅和三極管T的BE結(jié)導(dǎo)通，P點(diǎn)電位，D₄、D₅的正向?qū)娮韬苄?，從而使流入三極管的基極電流足夠大，三極管T飽和導(dǎo)通，輸出端電壓= 0.3V為低電平。

當(dāng)三個(gè)輸入端、、中，只要有一個(gè)（或一個(gè)以上）為低電平0.3V時(shí)，對(duì)應(yīng)的二極管（D₁、D₂、D₃中的一個(gè)）必然導(dǎo)通，P點(diǎn)的電位，小于2.1V，不足以導(dǎo)通三個(gè)PN結(jié)，D₄、D₅和三極管T均截止，輸出電平，即輸出高電平。

高電平、低電平用二值邏輯1、0表示，可得電路輸出與輸入、、之間的邏輯關(guān)系見真值表3.3.5?？梢娫撨壿嬮T具有與-非邏輯關(guān)系：

                                                        （3.3.9）

表3.3.5 DTL與非門真值表
輸入			輸出
A	B	C	Y
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

應(yīng)用二極管或門與三極管非門的串接，亦可構(gòu)成DTL或-非門。

3.3.3 TTL集成邏輯門

一、典型TTL邏輯門

由于二極管——三極管邏輯門電路的電氣特性較差，如工作速成度低，后來發(fā)展成三極管——三極管邏輯門電路（Transistor-Transistor-Logic），簡(jiǎn)稱TTL門電路。如圖3.3.16所示。圖3.3.16所示的TTL門電路一般分為3個(gè)部份：輸入級(jí)、中間級(jí)和輸出級(jí)。T₁管和電阻R₁組成輸入級(jí)；T₂管和電阻R₂、R₃組成中間級(jí)；T₃、T₄管和電阻R₄、二極管D組成輸出級(jí)。

與圖3.3.15（a）所示的DTL相對(duì)照，圖3.3.16中多發(fā)射極管T₁的發(fā)射結(jié)起著輸入二極管D₁、D₂、D₃的作用，T₁的集電結(jié)代替了圖3.3.15（a）中的D₄，而中間級(jí)三極管T₂的發(fā)射結(jié)代替了D₅，圖3.3.15（a）的三極管T，就是輸出級(jí)中的三極管T₃，其集電極電阻，在圖3.3.16中用由T₄和D構(gòu)成的有源負(fù)載替換，其目的是為了提高TTL門電路的帶負(fù)載能力和提高開關(guān)速度。

1、TTL與非門的工作原理

多發(fā)射極三極管與普通三極管相同，以圖中T₁（NPN型）三極管為例，只是在P型基區(qū)制作了多個(gè)高摻雜N型區(qū)，形成了多個(gè)發(fā)射極，如圖3.3.17所示。

 

 

下面分析圖3.3.16所示TTL與非門的邏輯關(guān)系，并估算電路中有關(guān)各點(diǎn)的電位，以得到輸出高、低電平的簡(jiǎn)單定量概念。

設(shè)電源電壓= +5V，輸入信號(hào)的高、低電平分別為= 3.6V，= 0.3V，三極管PN結(jié)的正向?qū)▔航禐?.7V，二極管的正向?qū)▔航禐?.7V。

當(dāng)輸入端、、全部接高電平V_IH（3.6V）時(shí)，如果多發(fā)射極三極管T₁的三個(gè)發(fā)射結(jié)導(dǎo)通則T₁的基極電位

實(shí)際上，T₁的基極電位高，集電極電位低，T₁的集電結(jié)（CB結(jié)）的正向?qū)▔航狄彩?.7V左右，這樣，T₁的集電結(jié)、T₂的發(fā)射結(jié)和T₃的發(fā)射結(jié)同時(shí)導(dǎo)通時(shí)，要求：

而導(dǎo)致T₁的發(fā)射結(jié)截止，此時(shí)T₁的集電結(jié)處于正向偏置。與處于放大狀態(tài)時(shí)發(fā)射結(jié)正偏集電結(jié)反偏的情況正好相反，稱為倒置使用的放大狀態(tài)。由于T₂、T₃處于飽和導(dǎo)通，輸出端的電壓（低電平），同時(shí)可估算出T₂管的集電極電位：

T₄導(dǎo)通的條件是：

顯然T₄、D截止。

當(dāng)輸入端有一個(gè)（或幾個(gè)）接低電平（0.3V）時(shí)，對(duì)應(yīng)于輸入端接低電平的發(fā)射結(jié)導(dǎo)通，T₁的基極電位等于輸入低電科加上發(fā)射擊結(jié)正向電壓降，即

使T₁的集電結(jié)、T₂發(fā)射結(jié)和T₃發(fā)射結(jié)導(dǎo)通要求的2.1V低。T₂、T₃都截止，輸出端Y為高電平。

由于T₂截止，通過向T₄提供基極電流使T₄、D導(dǎo)通，可列出回路方程，

因非常小，所以

（高電平）

由此可見圖3.3.16實(shí)現(xiàn)了與非邏輯功能。

2、推拉輸出電路和多發(fā)射極三極管的作用

推拉輸出電路的主要作用是提高于帶負(fù)載能力。當(dāng)圖3.3.16所示與非門電路處于關(guān)態(tài)時(shí)，由于T₄和D均處于導(dǎo)通狀態(tài)，使輸出級(jí)工作于射極輸出狀態(tài)，呈現(xiàn)低阻抗輸出；當(dāng)電路處于開態(tài)時(shí)，由于T₃處于飽和狀態(tài)，輸出電阻也是很低的。這樣，在穩(wěn)態(tài)時(shí)不論電路是開態(tài)還是關(guān)態(tài)，均具有較低的輸出電阻，因而大大提高了帶負(fù)載能力。

推拉輸出電路和多發(fā)射極晶體管大大提高了電路的開關(guān)速度。首先，由于用多發(fā)射極晶體管代替了DTL電路的輸入二極管，當(dāng)電路由開態(tài)向關(guān)態(tài)轉(zhuǎn)換時(shí)，即在全部為高電平輸入的輸入信號(hào)中，有一個(gè)或幾個(gè)突然變?yōu)榈碗娖綍r(shí)，T₁管由原來倒置工作狀態(tài)轉(zhuǎn)變?yōu)檎７糯鬆顟B(tài)，將有一個(gè)較大的集電極電流產(chǎn)生，這個(gè)電流的方向是從T₂管的基極流出，恰好是T₂管的反向驅(qū)動(dòng)基流，使T₂管在飽和時(shí)基區(qū)的存儲(chǔ)電荷迅速消失，加速了T₂管由飽和向截止的轉(zhuǎn)換。T₂管的截止，使得T₂管集電極電位迅速提高，T₄管也由截止迅速轉(zhuǎn)為導(dǎo)通，這樣就使T₃管集電極有了一個(gè)瞬時(shí)的大集電極電流，從而加速了T₃管脫離飽和的速度。所以多發(fā)射極晶體管和推拉輸出電路共同作用，大大加速了電路轉(zhuǎn)換，從而提高了電路的速度。一般TTL與非門的平均延遲時(shí)間可以縮短到幾十納秒。

二、TTL與非門的主要技術(shù)參數(shù)

1、電壓傳輸特性

把圖3.3.18中的三個(gè)輸入端合并成一個(gè)輸出端，TTL與非門變成TTL反相器使用。電壓傳輸特性是輸出電壓隨輸入電壓的變化曲線，一般可由實(shí)驗(yàn)測(cè)出，如圖3.3.18所示。

 

曲線可分為AB、BC、CD、DE四段。

在曲線的AB段，因<0.6V，三極管T₁正向飽和導(dǎo)通，。，T₂和T₃均處于截止?fàn)顟B(tài)，T₄ 和D導(dǎo)通，輸出高電平，電路穩(wěn)定地處于關(guān)態(tài)，這一段稱為特性曲線的截止區(qū)。

在BC段：對(duì)應(yīng)。所以T₂開始導(dǎo)通而T₃依舊截止。這時(shí)T₂管工作在放大區(qū)，隨著的增大，和線性下降。這一段稱為特性曲線線性區(qū)。

在CD段：輸入電壓大于1.3V，當(dāng)上升到1.4V時(shí)，T₂和T₃將同時(shí)導(dǎo)通，T₄截止，輸出電位急劇下降為低電平。電路狀態(tài)由關(guān)態(tài)轉(zhuǎn)換為開態(tài)。這一段稱為轉(zhuǎn)折區(qū)。

在DE段：隨著V_I的繼續(xù)增加，T₁進(jìn)入倒置工作狀態(tài)，T₄、D進(jìn)入截止，T₃進(jìn)入飽和，輸出維持低電平0.3V，電路進(jìn)入穩(wěn)定的開態(tài)，這一段稱為特性曲線的飽和區(qū)。

2、從電壓傳輸特性曲線可以反映出TTL與非門幾個(gè)主要特性參數(shù)。

（a）輸出邏輯高電平和輸出邏輯低電平

在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平V_OH，飽和區(qū)的輸出電壓為輸出邏輯低電平。

（b）開門電平和關(guān)門電平及閾值電平

由于器件制造中的差異，輸出高電平、輸出低電平都略有差異。因此，通常規(guī)定TTL與非門輸出高電平=3V和輸出低電平=0.35V為額定邏輯高、低電平。在保證輸出為額定高電平（3V）的90%（2.7V）的條件下，允許的輸入低電平的最大值，稱為關(guān)門電平；在保證輸出為額定低電平（0.35V）的條件下，允許的輸入高電平的最小值，稱為開門電平。一般≥0.8V，≤1.8V。

在轉(zhuǎn)折區(qū)內(nèi)，TTL與非門狀態(tài)發(fā)生急劇的變化，通常將轉(zhuǎn)折區(qū)的中點(diǎn)對(duì)應(yīng)的輸入電壓稱為TTL門的閾值電壓，一般。

（c）抗干擾能力

在集成電路中，經(jīng)常以噪聲容限的數(shù)值來定量地說明門電路的抗干擾能力。當(dāng)輸入信號(hào)為低電平時(shí)，電路應(yīng)處于穩(wěn)定的關(guān)態(tài)，在受到噪聲干擾時(shí)，電路能允許的噪聲干擾以不破壞其關(guān)態(tài)為原則。所以，輸入低電平時(shí)，允許的干擾信號(hào)不應(yīng)超過關(guān)門電平。因此，在輸入低電平時(shí)，允許的干擾容限為

稱為低電平噪聲容限。

同理，在輸入高電平時(shí)，為了保證穩(wěn)定在開態(tài)，輸入高電平加上瞬態(tài)的干擾信號(hào)不應(yīng)低于開門電平。因此，在輸入高電平時(shí)，允許的干擾容限為

稱為高電平噪聲容限。

最后必須說明，在一般工作條件下，影響電壓傳輸特性的主要因素是環(huán)境溫度和電源電壓?？偟内厔?shì)是，隨溫度的升高，輸出高電平和輸出低電平都有會(huì)升高，閾值電壓卻降低。電源電壓的變化主要影響輸出高電平，一般，輸出低電平影響不大。

3、TTL與非門輸入特性

從對(duì)圖3.3.16的分析可知，當(dāng)在輸入端施加低電平時(shí)，可使T₁管導(dǎo)通，形成流出輸入端的發(fā)射極電流，稱為輸入短路電流，用表示，如3.3.19（a）所示

 

 

 

 

 

 

 

 

當(dāng)輸入端施加高電平時(shí)，可使T₁截止，E、C之間只有反向飽和電流，這時(shí)的輸入電流稱為高電平輸入電流，也稱為漏電流，是從輸入端流入的電流，如圖3.3.19（b）所示，用表示。

一般情況下的值在mA數(shù)量上，而為幾十μA量級(jí)。

在實(shí)際應(yīng)用TTL與非門，經(jīng)常會(huì)遇到輸入端通過一個(gè)電阻接地的情況，如圖3.3.20所示，下面討論R_i對(duì)TTL與非門電路工作狀態(tài)的影響，圖3.3.20可知

R_i由小逐步增大時(shí)，輸入電壓V_I也隨著增大，即

但為了保證電路穩(wěn)定工作在關(guān)態(tài)，必須使≤。這樣允許R_i的數(shù)值為

≤

設(shè)=0.8V，R₁=4KΩ則

≤KΩ

對(duì)與非門電路開態(tài)工作時(shí)的影響分析參看圖3.3.21。這時(shí)T₂和T₃均處于飽和態(tài)，被鉗定在2.1V左右，不隨Ri變化。

為了保證電路穩(wěn)定工作在開態(tài)，≥，而，值取決于，值要保證TTL與非門在允許的灌流負(fù)載情況下，T₂、T₃處于飽和狀態(tài)。假設(shè)允許灌流負(fù)載，在圖3.3.21所示典型電路參數(shù)條件下，，，，則

≥KΩ

由以上分析，對(duì)典型TTL與非門（如圖3.3.16所示電路），選取輸入端接地電阻。在保證TTL與非門工作于關(guān)態(tài)時(shí)，KΩ；在保證TTL與非門工作于開態(tài)時(shí)，≥KΩ。必須指出，由于存在使輸入低電平提高，從而削弱了電路的抗干擾能力。

4、TTL與非門輸出特性

（1）高電平輸出特性

TTL與非門處于關(guān)態(tài)，端輸出高電平，T₃管截止，T₄、D導(dǎo)通，有電流由電源V_CC經(jīng)R₄、T₄、D流向負(fù)載門，如圖3.3.22所示，由與非門流出的電流稱為拉電流。

 

與非門向每個(gè)負(fù)載門提供的電流，若負(fù)載門有個(gè)輸入端接入，則

顯然，越大，越大，R₄的壓降也就越大，使點(diǎn)的高電平就下降，使T₄退出飽和狀態(tài)，進(jìn)入放大狀態(tài)。因此，負(fù)載的個(gè)數(shù)在受到一定的限制。74系列門電路的運(yùn)用條件規(guī)定，輸出高電平時(shí)，最大負(fù)載電流不能超過0.4mA，如果取V_CC=5V，V，那么當(dāng)mA時(shí)門電路內(nèi)部消耗的功率達(dá)到1mW。

（2）低電平輸出特性

TTL與非處于開態(tài)，端輸出低電平，此時(shí)T₃管飽和導(dǎo)通，T₄、D處于截止，每個(gè)負(fù)載門都有電流流向T₃的集電極，如圖3.3.23所示，向與非門流入的電流稱為灌電流。

每個(gè)負(fù)載門流向T₃的電流為，若負(fù)載門有個(gè)，則流入T₃的總電流

顯然，愈大，愈大，當(dāng)過大時(shí)會(huì)迫使T₃退出飽和狀態(tài)而進(jìn)入放大狀態(tài)，輸出端的低電平就無保障，因此，TTL與非門灌電流負(fù)載能力受T₃飽和深度的限制。

例3.3.1  在圖3.3.24中，已知TTL與非門高電平輸入電流μA，低電平輸入電流mA，輸出高電平滿足≥2.4V時(shí)，最大拉電流mA，輸出低電平滿足≤0.3V時(shí)，最大灌電流mA，試計(jì)算門G₁最多可驅(qū)動(dòng)多少個(gè)同樣的與非門。

解：  首先計(jì)算保證≥2.4V時(shí)可驅(qū)動(dòng)同類門的數(shù)目N₁，因?yàn)樨?fù)載門的每個(gè)輸入端的高電平漏電流μA，

所以

≤

即                              ≤

由于每個(gè)門有三個(gè)輸入端，可驅(qū)動(dòng)門的個(gè)數(shù)

N₁≤

考慮到門的個(gè)數(shù)應(yīng)是整數(shù)，故N₁=3

其次，計(jì)算保證≤0.3V可驅(qū)動(dòng)的門電路數(shù)目N₂，因?yàn)槊總€(gè)門低電平輸入電流為mA。

于是得出電流絕對(duì)值的關(guān)系

≤

即                             N₂≤

同樣，N₂應(yīng)該為整數(shù)。

綜合上述兩種情況，可知，圖3.3.24中G₁驅(qū)動(dòng)同類與非門的最大數(shù)目是N=3。

三、集電極開路的TTL與非門（OC門）

在應(yīng)用分立元件邏輯門時(shí)，輸出端是可以直接相連接的。圖3.3.25所示為兩個(gè)反相器（非門）的輸出端直接連接的情況。當(dāng)輸入端或者處于高電平時(shí)，輸出為低電平。只有在和同時(shí)都處于低電平時(shí)，才輸出高電平。

 

 

 

 

 

 

 

因此，其輸出與輸入的邏輯關(guān)系為

也就是說，兩個(gè)邏輯門輸出端相連，可以實(shí)現(xiàn)兩輸出相與的功能，稱為線與。在用門電路組合各種邏輯電路時(shí)，如果能將輸出端直接并接，有時(shí)能大大簡(jiǎn)化電路。

前面介紹的推拉式輸出結(jié)構(gòu)的TTL門電路是不能將兩個(gè)門的輸出端直接并接的。如圖3.3.26所示的連接中，如果輸出為高電平，輸出為低電平，因?yàn)橥评捷敵黾?jí)不論門電路處于開態(tài)還是關(guān)態(tài)，都呈現(xiàn)低阻抗，因而將會(huì)有一個(gè)很大的負(fù)載電流流過兩個(gè)輸出級(jí)，這個(gè)相當(dāng)大的電流遠(yuǎn)遠(yuǎn)超過了正常工作電流，甚至?xí)p壞門電路。

為了使TTL門能夠?qū)崿F(xiàn)線與，通常把輸出級(jí)改為集電極開路的結(jié)構(gòu)，簡(jiǎn)稱OC門（Open Collector Gate）。如圖3.3.27所示，圖（a）為OC門電路結(jié)構(gòu)，圖（b）為邏輯符號(hào)。

OC門與典型TTL門電路的差別在于取消了T₄、D的輸出電路，而在使用時(shí)需外接一個(gè)電阻和外接電源。只要電阻和電源的數(shù)值選擇恰當(dāng)，就能夠保證輸出的高、低電平符合要求，輸出三極管T₃的負(fù)載電流又不過大。

        

 

圖3.3.28是將兩個(gè)OC結(jié)構(gòu)與非門輸出并聯(lián)的例子。由圖可知，，，按“線與”要求，

表明將兩個(gè)OC結(jié)構(gòu)的與非門線與連接即可得到與或非的邏輯功能。

下面簡(jiǎn)要地介紹一個(gè)OC門外接負(fù)載電阻的計(jì)算方法。在圖3.3.29電路中，假定將個(gè)OC門的輸出端并聯(lián)使用權(quán)用，負(fù)載是個(gè)TTL與非門的輸入端。

當(dāng)所有OC門同時(shí)截止時(shí)，輸出為高電平。為保證高電平不低于規(guī)定的值，顯然不能選得過大。據(jù)此便可列出計(jì)算最大值的公式

≥

所以：                                             （3.3.13）

  

 

式中是外接電源電壓，是每個(gè)OC門輸出三極管截止時(shí)的漏電流，是負(fù)載門每個(gè)輸入端的高電平輸入電流。圖中標(biāo)出了此時(shí)各個(gè)電流的實(shí)際流向。

當(dāng)OC門中只有一個(gè)導(dǎo)通時(shí)，電流的實(shí)際流向如圖3.3.30所示。因?yàn)檫@時(shí)負(fù)載電流全部都流入導(dǎo)通的那個(gè)OC門，所以值不可太小，以確保流入導(dǎo)通OC門的電流不至超過最大允許的負(fù)載電流。由此得到計(jì)算最小值的公式為

≤

所以：                                              （3.3.14）

其中是規(guī)定的輸出低電平，是負(fù)載門的數(shù)目，是每個(gè)負(fù)載門的低電平輸入電流。（如果負(fù)載門為或非門，則應(yīng)為輸入端數(shù)。）

最后選定的值應(yīng)介于式（3.3.13）和式（3.3.14）所規(guī)定的最大值與最小值之間。

四、其他邏輯功能的TTL門電路

TTL集成門電路，除去上面介紹的與非門外，還有與門、或門、或非門、與或非門、異或門等。下面簡(jiǎn)要介紹它們的工作原理。

（1）、TTL或非門

TTL或非門電路如圖3.3.31所示。和為輸入級(jí)；和的兩個(gè)集電極并接，兩個(gè)發(fā)射極并接，構(gòu)成中間級(jí)；T₄、D和T₃構(gòu)成推拉式輸出級(jí)。當(dāng)A、B兩輸入端都是低電平（0V）時(shí)，和的基極都被鉗定在0.7V左右，所以、及T₃截止，T₄、D導(dǎo)通，輸出為高電平。當(dāng)、輸入端中有一個(gè)為高電平，如，則T₁的基極為高電平，驅(qū)動(dòng)T₂和T₃導(dǎo)通，T₂管集電極電平大約為1V，T₄、D截止，T₁的基極被鉗定在2.1V左右，T₃飽和，輸出為，低電平。如果為高電平，則導(dǎo)通，使用權(quán)得T₃飽和，T₄、D截止，輸出低電平。該電路只有在輸入端全部為低電平時(shí)，才輸出高電平，只要有一個(gè)或兩個(gè)為高電平輸入時(shí)，輸出就為低電平，所以該電路實(shí)現(xiàn)或非邏輯功能，即。

（2）、與或非門

將圖3.3.21或門電路中的每個(gè)輸入端改用多發(fā)射極三極管，就得到了圖3.3.32所示的與或非門電路。

由圖可見，當(dāng)、同時(shí)為高電平時(shí)，T₂、T₃導(dǎo)通而T₄截止，輸出為低電平。同理，當(dāng)、同時(shí)為高電平時(shí)，、T₃導(dǎo)通而T₄截止，也使為低電平。只有、和、每一組輸入都不同時(shí)為高電平時(shí)，和同時(shí)截止，使T₃截止而T₄導(dǎo)通，輸出為高電平。因此，和、及、間是與或非關(guān)系，即。

（3）、異或門

異或門典型的電路結(jié)構(gòu)如圖3.3.33所示。圖中虛線以右部分和或非門的倒相級(jí)、輸出級(jí)相同，只要T₆和T₇當(dāng)中有一個(gè)基極為高電平，都能使T₉截止、T₈導(dǎo)通，輸出為低電平。

若、同時(shí)為高電平，則T₆、T₈導(dǎo)通而T₉截止，輸出為低電平。反之，若、同時(shí)為低電平，則T₄和T₅同時(shí)截止，使用權(quán)T₇和T₈導(dǎo)通而T₉截止，輸出也為低電平。

當(dāng)、不同時(shí)（即一個(gè)是高電平而另一個(gè)是低電平），T₁正向飽和導(dǎo)通、T₆截止。同時(shí)，由于、中必有一個(gè)是高電平，使T₄、T₅中有一個(gè)導(dǎo)通，從而使T₇截止。T₆、T₇同時(shí)截止以后，T₉導(dǎo)通、T₈截止，故輸出為高電平。因此，和、間為異或關(guān)系，即Å。

與門、或門電路是在與非門、或非門電路的基礎(chǔ)上于電路內(nèi)部增加一級(jí)反相級(jí)所構(gòu)成的。因此，與門、或門的輸入電路及輸出電路和與非門、或非門的相同。

3.3.4 三態(tài)輸出門（TS門）

1、電路構(gòu)成

三態(tài)輸出門（Three-State Output Gate，簡(jiǎn)稱TS門）是在普通門電路的基礎(chǔ)上增加控制電路而構(gòu)成的。

圖3.3.34給出了三態(tài)門的電路結(jié)構(gòu)及圖形符號(hào)，其中圖（a）電路在時(shí)為正常的與非工作狀態(tài)，稱為控制端高電平有效。而圖（b）電路在時(shí)為正常工作狀態(tài)，故稱為控制端低電平有效。

2、工作原理

在圖3.3.34（a）電路中，當(dāng)時(shí)，點(diǎn)為低電位，它是輸入多發(fā)射極的一個(gè)輸入信號(hào)，因此T₂、T₃處于截止?fàn)顟B(tài)。同時(shí)，由于點(diǎn)為低電位，二極管D導(dǎo)通，使T₂的集電極電位（即T₄的基極電位）被鉗制在1V左右，T₄、D也處于截止?fàn)顟B(tài)。這樣，當(dāng)時(shí)，輸出級(jí)T₄、D及T₃都處于截止?fàn)顟B(tài)，輸出呈現(xiàn)高阻抗。當(dāng)時(shí)，點(diǎn)也為高電位，二極管D截止，這時(shí)電路實(shí)現(xiàn)正常的與非功能，即，電路輸出由輸入信號(hào)、來決定。這樣在的控制下，有三種可能的輸出狀態(tài)：高阻態(tài)、輸出高電平狀態(tài)、輸出低電平狀態(tài)。電路中的稱做三態(tài)使能端，當(dāng)時(shí)，呈現(xiàn)高阻態(tài)；當(dāng)時(shí)，電路實(shí)現(xiàn)正常與非功能，或稱做高電平有效。TS門真值表如表3.3.6所示。

表3.3.6  TS門的真值表
使能端	數(shù)據(jù)		輸出端
EN	A	B	Y
0	´	´	高阻
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

同理，可分析圖3.3.34（b）電路的工作原理。

在比較復(fù)雜的數(shù)字系統(tǒng)中，為了減少各個(gè)單元電路之間的連線數(shù)目，希望在同一條導(dǎo)線上分時(shí)傳遞多個(gè)門電路的輸出信號(hào)，可采用圖3.3.35所示的總線結(jié)構(gòu)。只要控制各個(gè)門的輸入端，輪流定時(shí)地使各個(gè)端為1，并且在任何時(shí)刻只有一個(gè)端為1，這樣就可以把各個(gè)門的輸出信號(hào)輪流傳輸?shù)娇偩€上。

利用三態(tài)門還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸，如圖3.3.36所示，其中門G₁和門G₂為三態(tài)反相器，門G₁高電平有效，門G₂低電平有效。當(dāng)三態(tài)使能端時(shí)，D₀經(jīng)門G₁反相送到數(shù)據(jù)總線，門G₂呈高阻態(tài)；當(dāng)三態(tài)使能端時(shí)，數(shù)據(jù)總線中的D₁由門G₂反相后輸出，而門G₁呈高阻態(tài)。

3.3.5 MOS邏輯門

一、MOS管的結(jié)構(gòu)與工作原理

MOS管是由金屬——氧化物——半導(dǎo)體（Metal Oxide Semiconductor）構(gòu)成的電路基本元件，有增強(qiáng)型MOS管（簡(jiǎn)稱EMOS）和耗盡型MOS管（簡(jiǎn)稱DMOS）兩大類，每一類又有N溝道和P溝道兩種導(dǎo)電類型。MOS管有三個(gè)電極：源極S、漏極D和柵極G，是電壓控制器件，由柵極電壓控制漏源電流。

不同類型的MOS管工作原理相同，因此，以N溝道增強(qiáng)型MOS管為例來討論。

圖3.3.37為N溝道增強(qiáng)型MOS管的結(jié)構(gòu)示意圖和電路符號(hào)。當(dāng)柵極和源極之間的電壓V時(shí)如圖3.3.38（a）所示，兩個(gè)區(qū)之間是背靠背PN結(jié)，即使加上漏極電壓（即0V），MOS管中也不會(huì)有電流，MOS管處于截止?fàn)顟B(tài)。

當(dāng)柵源之間電壓大于開啟電壓時(shí)，如圖3.3.38（b）所示，由于柵極正電壓作用，柵極和襯底之間產(chǎn)生的電場(chǎng)足夠強(qiáng)，把P型襯底中的電子吸收到二氧化硅層下方交界面處形成N型層——導(dǎo)電溝道，把兩個(gè)區(qū)連接起來，此時(shí)，若漏極加上電壓可形成電流。

1、漏極特性

在MOS管中，輸入柵極電流是平行板電容器的泄漏電流，其值近似為零，在共源連接時(shí)，MOS管的漏極伏安特性由下式?jīng)Q定

圖3.3.39（a）是根據(jù)上式測(cè)出的N溝道增強(qiáng)型MOS管的漏極輸出特性

 

 

根據(jù)圖3.3.39（a），這組曲線可分成三個(gè)工作區(qū)。

在區(qū)域Ⅰ，很小，當(dāng)滿足時(shí)，漏源電流基本上隨漏源電壓線性上升，而且愈大，曲線愈陡，相應(yīng)的等效電阻也就愈小，所以區(qū)域Ⅰ稱為可變電阻區(qū)域，或稱為非飽和區(qū)。MOS管工作在可變電阻區(qū)時(shí)的電流方程為

（電流方程中為常數(shù)，它與N溝道載流子遷移率、氧化物絕緣層的介電常數(shù)、柵氧化層的厚度、溝道寬度及溝道長(zhǎng)度有關(guān)。）

在區(qū)域Ⅱ，當(dāng)加大到一定程度，≥后，在漏極附近的溝道被夾斷。這時(shí)，不隨線性上升，而是達(dá)到某一個(gè)數(shù)值，的增加，只使略有小的變化，幾乎近似不變，這個(gè)區(qū)域稱為恒流區(qū)。在恒流區(qū)，與近似無關(guān)。對(duì)應(yīng)不同的，使電流趨于飽和的也不同。在輸出特性曲線上，把滿足的臨界點(diǎn)連接起來，形成了圖3.3.39（a）中虛線，此虛線為可變電阻區(qū)和恒流區(qū)的分界線。MOS管工作在恒流區(qū)時(shí)的電流方程為

區(qū)域Ⅲ為截止區(qū)，在這個(gè)區(qū)域中，還沒有形成導(dǎo)電溝道，因此。

MOS管作為開關(guān)應(yīng)用時(shí)，在開關(guān)信號(hào)作用下，基本交替工作在截止和導(dǎo)通狀態(tài)。

2、轉(zhuǎn)移特性和跨導(dǎo)

MOS管的轉(zhuǎn)移特性是指在漏源電壓一定時(shí)，柵源電壓和漏源電流之間的關(guān)系，如圖3.3.39（b）所示。當(dāng)時(shí)，，只有當(dāng)后，在作用下才形成電流。

和之間的關(guān)系，通常用跨導(dǎo)這個(gè)參數(shù)來表示。它的定義是

這表示了對(duì)的控制能力。顯然與導(dǎo)電溝道的寬度W及長(zhǎng)度L有關(guān)。溝道越寬、越短，值越大，柵極控制作用越強(qiáng)。

將電流方程代入，可以求得在可變電阻區(qū)時(shí)

在恒流區(qū)時(shí)

表3.3.7示出了四種類型MOS管的符號(hào)與特性曲線

表3.3.7  四種MOS管的符號(hào)與特性
分類		符號(hào)	漏極特性	轉(zhuǎn)移特性
N溝道	EMOS
	DMOS
P 溝道	EMOS
	DMOS

二、MOS管開關(guān)特性

圖3.3.40示出N溝道EMOS管構(gòu)成的開關(guān)電路，圖中為輸入電壓，為輸出電壓。當(dāng)時(shí)，EMOS管將處于截止?fàn)顟B(tài)，因?yàn)槁O和源極之間尚未形成導(dǎo)電溝道，D和S之間等效于開關(guān)的斷開，如圖3.3.40（b）所示，這時(shí).輸出電壓，即輸出為高電平。

當(dāng)時(shí)，EMOS管將處于導(dǎo)通狀態(tài)，漏極和源極之間形成了導(dǎo)電溝道，且溝道電阻隨的增大而減小，D和S之間等效于如圖3.3.40（c）所示，一般情況下導(dǎo)通電阻在百歐姆數(shù)量級(jí)，較小得多，輸出電壓，即輸出為低電平。

MOS管的三個(gè)電極之間，均有電容的存在，分別是柵源電容、柵漏電容和漏源電容，其值一般為幾個(gè)PF，由于這些由容的充、放電特性所致，MOS管從導(dǎo)通到截止，或從截止到導(dǎo)通均需要一定的時(shí)間，即開關(guān)時(shí)間。

圖3.3.41示出了為矩形信號(hào)時(shí)，相應(yīng)和的波形。

從圖中可以看出，MOS管從截止到導(dǎo)通的時(shí)間為，而從導(dǎo)通到截止的時(shí)間為。MOS管的開通時(shí)間和關(guān)閉時(shí)間均比三極管情況要長(zhǎng)。

三、NMOS邏輯門

1、NMOS反相器（非門）

NMOS反相器如圖3.3.42所示，圖中T₀為工作管，T_L為負(fù)載管，兩管均為N溝道增強(qiáng)型MOS管。

 

在該電路中，負(fù)載管柵、漏短接，并與電源相連，故。這樣負(fù)載管始終工作在飽和區(qū)。它的輸出特性可用它的轉(zhuǎn)移特性來表示，如圖3.3.43（a）所示。有了負(fù)載管的輸出特性，就可以對(duì)反相器進(jìn)行圖解分析，如圖3.3.43（b）所示。

當(dāng)時(shí)，工作管T₀截止，這時(shí)只有很小的泄漏電流流過T_L管，反相器處于關(guān)態(tài)，工作點(diǎn)在A點(diǎn)。其輸出電壓

當(dāng)高電平時(shí)，工作管T₀工作于非飽和導(dǎo)通狀態(tài)，工作點(diǎn)在B點(diǎn)。流過負(fù)載管和工作管的導(dǎo)通電流為，它在數(shù)值上等于負(fù)載管飽和時(shí)的電流，即

 

此時(shí)，由于<<，所以

而此時(shí)負(fù)載管的跨導(dǎo)

因此

工作管工作在非飽和區(qū)，其導(dǎo)通電阻

所以輸出電壓為

由以上分析可知，輸出低電平的數(shù)值與負(fù)載管、輸入管的跨導(dǎo)之比成正比，要使輸出低電平接近于0V，要求>>。

由以上分析可以看出NMOS反相器輸出高電平與輸出低電平之比為

即工作管和負(fù)載管跨導(dǎo)之比，因此，也被稱為“有比電路”。

NMOS反相器是有電路結(jié)構(gòu)單，抗干擾能力強(qiáng)和帶負(fù)載能力強(qiáng)等優(yōu)點(diǎn)，但由于其負(fù)載管始終工作在飽和，電路功耗大，工作速度低。

2、NMOS門電路

兩輸入端NMOS與非門如圖3.3.44（a）所示。圖中T_L為負(fù)載管，T₁和T₂為工作

 

 

管。只有當(dāng)輸入A、B全為高電平，T₁、T₂都導(dǎo)通時(shí)，輸出為低電平。若A、B當(dāng)中有一個(gè)為低電平，T₁、T₂有一個(gè)截止時(shí)，輸出為高電平，可見電路是有與非邏輯功能，即

表3.3.8  NMOS與非門的邏輯關(guān)系及T1、T2導(dǎo)通與截止情況
輸入		工作管的導(dǎo)通情況		輸出
A	B	T1	T2	Y
0	0	截止	截止	1
0	1	截止	導(dǎo)通	1
1	0	導(dǎo)通	截止	1
1	1	導(dǎo)通	導(dǎo)通	0

電路的輸出、輸入之間邏輯關(guān)系及各工作管導(dǎo)通與截止情況如表3.3.8所示

由于NMOS與非門的輸出低電平取決于負(fù)載管的導(dǎo)通電阻與兩個(gè)工作管導(dǎo)通電阻之和的比，因此，工作管的個(gè)數(shù)會(huì)影響輸出低電平值，增加工作管串聯(lián)的個(gè)數(shù)會(huì)使低電平值偏高。

兩輸入端NMOS或非門如圖3.3.44（b）所示。當(dāng)輸入A、B中任一個(gè)為高電平，與它相對(duì)應(yīng)的MOS管導(dǎo)通時(shí)，輸出為低電平；僅當(dāng)A、B全為低電平，所有工作管都截止時(shí)，輸出才為高電平。所以電路是有或非邏輯功能，即

表3.3.9給出了NMOS或非門的邏輯關(guān)系及工作管導(dǎo)通與截止情況。

 

表3.3.9  NMOS或非門的邏輯關(guān)系及工作管導(dǎo)通與截止?fàn)顩r
輸入		工作管的導(dǎo)通情況		輸出
A	B	T1	T2	Y
0	0	截止	截止	0
0	1	截止	導(dǎo)通	0
1	0	導(dǎo)通	截止	0
1	1	導(dǎo)通	導(dǎo)通	1

 

NMOS或門的工作管都是并聯(lián)，增加工作管的并聯(lián)個(gè)數(shù)不會(huì)使輸出低電平值提高，應(yīng)用比較方便。

圖3.3.45示出了NMOS與門和或門的電路，從圖3.3.45可知NMOS與門是在NMOS與非門后接一級(jí)NMOS反相器構(gòu)成，NMOS或門是NMOS或非門后接一級(jí)NMOS反相器構(gòu)成。故不需分析其工作原理。

四、CMOS反相器

CMOS邏輯門電路是應(yīng)用較普遍的邏輯電路之一。CMOS集成電路是以增強(qiáng)型P溝道MOS管和增強(qiáng)型N溝道MOS管串聯(lián)互補(bǔ)（反相器）和并聯(lián)互補(bǔ)（傳輸門）為基本單元的組件，因此稱為互補(bǔ)型MOS器件。

1、CMOS反相器工作原理

圖3.3.46示出了CMOS反相器的結(jié)構(gòu)示意圖和電路圖，由兩個(gè)增強(qiáng)型MOS管串聯(lián)而成，其中P溝道MOS管作為負(fù)載，N溝道MOS管作為輸入管，兩個(gè)管子的柵極并接

 

在一起，作為反相器的輸入端，漏極串接起來，作為反相器的輸出端，P溝道管的源極接。為了保證電路能正常工作，要求電源電壓大于兩個(gè)管子的開啟電壓的絕對(duì)值之和，即

設(shè)處于邏輯值0時(shí)，相應(yīng)的低電平近似為0V；而當(dāng)處于邏輯值1時(shí)，相應(yīng)的高電平近似為。

由圖可知，當(dāng)時(shí)，有

所以管導(dǎo)通，導(dǎo)通電阻很?。?img height="20" src="/uploads/allimg/111115/16222B2P-616.gif" style="vertical-align: middle" width="35" />左右）；T₀管截止，截止電阻很大（～）。因此，輸出高電平電壓值為：

當(dāng)時(shí)，有

故管截止，截止電阻，T₀管導(dǎo)通，導(dǎo)通電阻，輸出低電平電壓值為：

可見，輸出與輸入之間為邏輯非的關(guān)系。

上述分析看出，為低電平時(shí)導(dǎo)通T₀截止，為高電平時(shí)截止T₀導(dǎo)通，和T₀總是工作在一個(gè)導(dǎo)通而另一個(gè)截止的狀態(tài)，這就是所謂的互補(bǔ)狀態(tài)。工作在互補(bǔ)狀態(tài)時(shí)，無論為高電平還是低電平，流過兩管的電流接近于零，即電路的功耗很?。ㄎ⑼邤?shù)量級(jí)）這是CMOS電路最突出的優(yōu)點(diǎn)。

2、CMOS反相器的主要特性

傳輸特性

改變圖3.3.47（a）中的，可測(cè)得相應(yīng)的值，可得隨的變化曲線如圖3.3.47（b）所示。

 

 

AB段：輸出電平為高電平，由于0≤，輸入管T₀截止，此時(shí)，負(fù)載管滿足導(dǎo)通條件，其導(dǎo)通電阻很小，故

BC段：隨輸入電壓增大，輸出電壓從下降到0V。輸入電壓取值范圍為，這時(shí)輸入管T₀的柵源電壓，負(fù)載管的柵源電壓的絕對(duì)值，即輸入管和負(fù)載管均滿足導(dǎo)通條件，所以T₀和同時(shí)導(dǎo)通?？梢宰C明，在如果輸入管T₀和負(fù)載管參數(shù)完全對(duì)稱時(shí)，當(dāng)時(shí)，。

CD段：輸出電壓為低電平，從圖中可知此時(shí)，負(fù)載管的柵源電壓絕對(duì)值，處于截止?fàn)顟B(tài)；而對(duì)輸入管T₀而言，因?yàn)?img height="23" src="/uploads/allimg/111115/1622262W8-658.gif" style="vertical-align: middle" width="88" />，故T₀導(dǎo)通，所以V。

從圖3.3.47（b）還可看出，CMOS反相器電壓傳輸特性的轉(zhuǎn)折區(qū)變化率很大，說明其開關(guān)特性接近理想的開關(guān)特性。

 

 

 

 

 

上述分析說明CMOS反相器的閾值電壓，即當(dāng)時(shí)均可認(rèn)為是低電平，而時(shí)均可認(rèn)為輸入高電平，因此CMOS反相器具有較大噪聲容限電壓，且隨電源電壓的增大而增大。

圖3.3.48是CMOS漏極電流隨輸入電壓的變化曲線，與電壓傳輸特性曲線相對(duì)應(yīng)，電流傳輸特性曲線也分成三個(gè)區(qū)。在AB段和CD段，輸入管和負(fù)載管只有一個(gè)管子導(dǎo)通，而另一個(gè)管子截止，因而電流近似為0，當(dāng)的電壓值在閾值電壓附近時(shí)，兩個(gè)管子均導(dǎo)通，電流達(dá)最大，此時(shí)電路的功耗也最大。

輸入端保護(hù)電路

MOS管的柵極與溝道之間的二氧化硅絕緣層，厚度約m左右，其耐壓在80V～200V之間，即使很小的感應(yīng)電荷源，也可以使電荷迅速地積累起來，形成高壓，產(chǎn)生介質(zhì)擊穿，使電路遭到永久性損壞。為了保護(hù)柵源間氧化層不被擊穿，在CMOS輸入端都加有保護(hù)電路。

圖3.3.49所示電路，是輸入端設(shè)置有二極管保護(hù)網(wǎng)的CMOS反相器，圖D₁、D₂都是雙極型二極管，其正向?qū)妷簽?.5V，反向擊穿電壓在30V左右，電阻R通常為1～3K。D₁是在輸入電阻R的P型區(qū)和N型襯底間自然形成的，是一種分布式二極管結(jié)構(gòu)。C₁、C₂為和柵極等效電容。

在正常工作時(shí)，由于只在0V和之間變化，保護(hù)二極管均處于截止?fàn)顟B(tài)，所以不影響電路功能。當(dāng)輸入電壓出現(xiàn)高于或低于時(shí)，相應(yīng)的保護(hù)二極管就會(huì)導(dǎo)通，從而把、柵極電位限制在～（）范圍內(nèi)，使二氧化硅不被擊穿。

輸入特性

輸入電流隨輸入電壓的變化曲線，稱做輸入伏安特性。

圖3.3.50（a）為測(cè)試輸入特性的示意圖，圖（b）為其輸入特性曲線。由于MOS管是電壓控制器件，輸入電阻在以上，靜態(tài)時(shí)柵極不會(huì)有電流，所以當(dāng)在～（）之間變化時(shí)，；當(dāng)時(shí)，D₁導(dǎo)通，從輸入端經(jīng)D₁流入，并且隨的增加而急劇增加，圖3.3.50（b）的輸入特性曲線中反映D₁正向?qū)ǖ那闆r；當(dāng)時(shí)，D₂導(dǎo)通，經(jīng)D₂、從輸入端流出，對(duì)應(yīng)于輸入特性曲線的負(fù)半部份。

上述的分析可以看出，CMOS反相器的輸入特性所反映的，實(shí)際上是輸入保護(hù)網(wǎng)絡(luò)的特性。

 

輸出特性

輸出電壓隨輸出電流的變化曲線稱做輸出伏安特性。分兩種情況討論：

a. 低電平輸出特性，即時(shí)，導(dǎo)通、截止，輸出為低電平的情況，其工作狀態(tài)如圖3.3.51（a）所示，電流從經(jīng)負(fù)載流入反相器，由于負(fù)載電流是流入反相器，所以稱之為灌電流負(fù)載，并把反相器能容納即允許灌入的最大電流，稱為灌電流負(fù)載能力。特性曲線如圖3.3.51（b）所示。

 

 

由特性曲線可以看出，電源電壓不同，輸出特性不同，當(dāng)減小時(shí)，都會(huì)減小，相應(yīng)管的導(dǎo)電溝道變窄，導(dǎo)通電阻會(huì)增加，因而輸出低電平會(huì)增大。帶負(fù)載能力下降。

b. 高電平輸出特性，即V時(shí)，截止、導(dǎo)通，輸出為高電平的情況，其工作狀態(tài)如圖3.3.52（a）所示，電流從經(jīng)流出，供給負(fù)載。由于負(fù)載是向反相器索取電流，所以稱之為拉電流負(fù)載，并把反相器能夠輸出的最大電流，稱為拉電流負(fù)載能力。特性曲線如圖3.3.52（b）所示。

 

 

由特性曲線可知，電源電壓不同，輸出特性不同，當(dāng)增大時(shí)，會(huì)增大，相應(yīng)管的導(dǎo)電溝道變寬，導(dǎo)通電阻會(huì)減小，因而輸出高電平會(huì)增大。

動(dòng)態(tài)特性

由于集成電路內(nèi)部電阻，電容的存在以及負(fù)載電容的影響，輸出電壓的變化總會(huì)滯后于輸入電壓的變化，產(chǎn)生傳輸延遲。CMOS電路的輸出電阻比TTL電路的輸出電阻大得多，其傳輸延遲時(shí)間更為顯著。

圖示3.3.53示出了CMOS反相器帶容性負(fù)載時(shí)輸出電壓波形和輸入電壓波形的關(guān)系。

當(dāng)輸入電壓改變?nèi)≈禃r(shí)，CMOS反相器的狀態(tài)轉(zhuǎn)換總是伴隨著輸出、輸入電容的充、放電過程。電容上的電壓是不能突變的，所以輸出電壓的變化總是滯后于輸入電壓的。CMOS電路的傳輸時(shí)間和是以輸入、輸出波形對(duì)應(yīng)于邊上等于最大幅度50%的兩點(diǎn)時(shí)間間隔來定義的。

 

 

 

 

 

：輸出電壓由高電平變?yōu)榈碗娖降膫鬏敃r(shí)間。

：輸出電壓由低電平變?yōu)楦唠娖降膫鬏敃r(shí)間。

平均傳輸延遲時(shí)間：

 

 

五、CMOS邏輯門

CMOS與非門如圖3.3.54所示，其中圖（a）為電路，圖（b）為邏輯符號(hào)。

 

當(dāng)、兩個(gè)輸入信號(hào)中有一個(gè)為0時(shí)，與該端相連的N溝道MOS管截止，P溝道MOS導(dǎo)通。由于兩個(gè)N溝道MOS管串聯(lián)，只要其中一個(gè)截止，輸出端對(duì)地的電阻就非常大；兩個(gè)并聯(lián)的P溝道MOS管只要其中一個(gè)導(dǎo)通，輸出端和電源之間電阻就很小，因此輸出端就輸出高電平。只有兩個(gè)輸入信號(hào)和均為1時(shí)，兩個(gè)N溝道MOS管均導(dǎo)通，兩個(gè)P溝道MOS管均截止，這時(shí)輸出為0。因此，該電路具有與非功能

CMOS或非門如圖3.3.55所示，其中圖（a）為電路，圖（b）為邏輯符號(hào)。

當(dāng)、兩個(gè)輸入信號(hào)中有一個(gè)或兩個(gè)為1時(shí)，與該端相連的N溝道MOS管導(dǎo)通，P溝道MOS截止。由于兩個(gè)N溝道MOS管并聯(lián)，只要其中一個(gè)導(dǎo)通，輸出端對(duì)地的電阻近似為0；而兩個(gè)相串聯(lián)的P溝道MOS管只要其中一個(gè)截止，輸出端和電源之間電阻就很大，所以輸出端為低電平。只有兩個(gè)輸入信號(hào)和同時(shí)為0時(shí)，兩個(gè)N溝道MOS管均截止，兩個(gè)P溝道MOS管均導(dǎo)通，這時(shí)輸出才為1。因此，該電路具有或非邏輯功能。

 

上述電路雖然簡(jiǎn)單，但存在一些嚴(yán)重缺點(diǎn)，以圖3.3.55所示或非門為例來說明。

首先，它的輸出電阻受輸入端狀態(tài)的影響：

當(dāng)，時(shí)，兩個(gè)串聯(lián)的（、）管導(dǎo)通，；

當(dāng)，時(shí)，管導(dǎo)通，；

當(dāng)，時(shí)，管導(dǎo)通，；

當(dāng)，時(shí)，兩個(gè)并聯(lián)的（、）管導(dǎo)通，∥可見，由于輸入狀態(tài)不同，輸出電阻相差四倍之多。

其次，當(dāng)輸入端數(shù)目增多時(shí)，輸出高電平也隨著相應(yīng)降低。因?yàn)樵谳敵龈唠娖綍r(shí)，所有的P溝道MOS管導(dǎo)通，輸出高電平為串聯(lián)PMOS管導(dǎo)通壓降，所以輸入端數(shù)目越多，也就越低，的下降使高電平噪聲容限降低，這是不利的。

 

 

為了克服這些缺點(diǎn)，在上述基本門電路基礎(chǔ)上，每個(gè)輸入端、輸出端增加一級(jí)反相器，構(gòu)成帶緩沖級(jí)的CMOS管。帶緩沖級(jí)的CMOS與非門是在或非門的輸入端和輸出端接入反相器構(gòu)成，如圖3.3.56所示，圖（a）為電路，圖（b）為其等效電路。類似的方法，帶緩沖級(jí)的CMOS或非是在與非門的輸入端和輸出端接入反相器構(gòu)成。如圖3.3.57所示。

 

 

六、CMOS漏極開路門（OD門）

與TTL電路中的OC門類似，CMOS門的輸出電路結(jié)構(gòu)也可以做漏極開路的形式，如圖3.3.58所示。OD門工作時(shí)必須外接電源和電阻，電路才能工作，實(shí)現(xiàn)；當(dāng)不接電源和電阻時(shí)，電路將不能工作。

 

把幾個(gè)OD門的輸出端用導(dǎo)線連接起來可實(shí)現(xiàn)線與邏輯功能；由于OD門輸出MOS管漏極電源是外接，輸出高電平隨的不同而改變，所以O(shè)C門能方便地用來實(shí)現(xiàn)電平移位；外接電阻的計(jì)算方法與TTL中的OC門情況類似。

七、CMOS三態(tài)門

三態(tài)輸出CMOS門是在普通門電路上，增加了控制端和控制電路構(gòu)成。CMOS門三態(tài)門有多種形式。

低電平有效的CMOS三態(tài)門如圖3.3.59所示。它是在反相器基礎(chǔ)上增加一對(duì)P溝道和N溝道MOS管。當(dāng)控制端時(shí)，和同時(shí)截止，輸出呈高阻態(tài)；當(dāng)控制端時(shí)，和同時(shí)導(dǎo)通，反相器正常工作。所以這是低電平有效的三態(tài)輸出門。

 

圖3.3.60給出了另一種電路結(jié)構(gòu)的CMOS三態(tài)門，它是在反相器基礎(chǔ)增加一個(gè)控制門（或）和一個(gè)或非門（或與非門）。圖（a）中，時(shí)，截止，同時(shí)或非門輸出為零，使截止，所以輸出呈高阻態(tài)。反之，當(dāng)時(shí)，導(dǎo)通，輸出。同理可分析圖（b）在時(shí)，輸出呈高阻態(tài)，而時(shí)，輸出。

 

 

八、CMOS傳輸門

CMOS傳輸門由P溝道增強(qiáng)型MOS管（其襯底接）和N溝道增強(qiáng)型MOS和（其襯底接地），源極和漏極、漏極和源極相連而構(gòu)成，如圖3.3.61所示。由于MOS管的結(jié)構(gòu)對(duì)稱，所以信號(hào)可以雙向傳輸。和時(shí)互補(bǔ)的控制信號(hào)，是被傳輸?shù)哪M電壓信號(hào)。

①.當(dāng)、，即端為低電平0V、端為高電平時(shí)，、兩管均截止；輸出和輸入之間呈現(xiàn)高阻抗，一般大于，所以輸出和輸入之間等效于斷開。

②.當(dāng)、，即端為高電平、端為低電平0V時(shí)，只要在0到之間變化，和兩MOS管中總有一個(gè)管子導(dǎo)通，使輸出和輸入之間呈低阻抗，即傳輸門導(dǎo)通。