5.3.1  鐘控JK觸發(fā)器電路結構與工作原理

RS觸發(fā)器結構簡單，其功能有限，一般使用時，RS觸發(fā)器必須考慮約束條件問題。在RS觸發(fā)器的基礎上，對電路改進，避免輸入端約束條件的限制，這就是JK觸發(fā)器。JK觸發(fā)器電路的結構形式如圖5.3.1所示。

比較圖5.2.8中的鐘控RS觸發(fā)器和圖5.3.1中的鐘控JK觸發(fā)器，不同之處在于將G₁的輸出反饋到了G₄的輸入端，將G₂的輸出反饋到了G₃的輸入端，由于輸出端的互補，反饋到G₃和G₄端的值不會出現同時為1的情況，所以在JK輸入端同時為1時，也不會出現的情況，對輸入端JK來說也就沒有約束條件的限制。

由圖5.3.1,在CP = 1時，有,，代入與-非門組成的RS觸發(fā)器的特性方程（5.2.1）式得

即

                                   （5.3.1）

而

通過上面分析可以看出JK觸發(fā)器沒有約束條件得限制。式（5.3.1）是CP = 1時JK觸發(fā)器的特性方程。在CP = 0時，觸發(fā)器的輸出狀態(tài)保持不變。

 

表5.3.1  JK觸發(fā)器邏輯狀態(tài)轉移真值表
J        K		狀 態(tài)
0        0 0        1 1        0 1        1	0          1      1          0	保持 復位 置位 計數

 

 

 

 

 

 

對（5.3.1）式的分析，可以得到JK觸發(fā)器的邏輯狀態(tài)轉換圖，如圖5.3.2所

示。也可以得到其邏輯狀態(tài)轉移真值表，見表5.3.1。在圖5.3.2和表5.3.1中，鐘控JK觸發(fā)器的狀態(tài)轉移，都是在CP = 1期間發(fā)生的。

   從表5.3.1可以看出，J輸入端是高電平有效置位，K輸入端是高電平有效復位，J、K輸入端都沒有高電平時，輸出端的狀態(tài)保持不變，J、K輸入端都是高電平時，輸出端的值翻轉為初始值的相反值，通?？勺鳛橛嫈凳褂谩?/p>

 
 

例5.3.1 在圖5.3.1所示的JK觸發(fā)器中，已知J、K波形如圖5.3.3所示，試畫出輸出端和的電壓波形圖。

解：根據前面分析所得的JK觸發(fā)器特點，可以作出輸出端的波形如圖5.3.3所示。值得注意的是在時鐘信號CP=1期間，J=K=1時，觸發(fā)器翻轉為前一狀態(tài)相反的狀態(tài)值。

 

5.3.2  主從JK觸發(fā)器
 

主從結構的JK觸發(fā)器,可以防止鐘控信號作用期間輸出端Q的多次翻轉現象。主從JK觸發(fā)器的邏輯電路，如圖5.3.4所示。其中（a）圖是其邏輯電路，（b）圖是其邏輯符號。

    時鐘信號的值與主、從觸發(fā)器的關系為：

(1) CP=0時，主觸發(fā)器被封鎖，從觸發(fā)器工作。

(2) CP=1時，主觸發(fā)器工作，從觸發(fā)器被封鎖。

下面分析在JK輸入端分別為不同的邏輯值時，輸出端的狀態(tài)情況。

(1). J = K = 0時

在CP=1期間，的狀態(tài)保持不變，在時鐘信號從1變化到0時刻，的狀態(tài)保持不變，即；

(2). J = 0，K = 1時

若、,的狀態(tài)值保持不變。由于主從觸發(fā)器的輸出狀態(tài)和是取決于主觸發(fā)器的狀態(tài)，根據假設的輸出初始狀態(tài)可得：在CP=1期間，、，時鐘信號從1變化到0時刻，、，即：。

若、,在CP=1期間，則、，時鐘信號從1變化到0時刻，、，即：。

所以，當J = 0，K = 1時，時鐘信號由1→0時刻，從觸發(fā)器置0。

(3). J = 1，K = 0時

若、,在CP=1期間，則、，時鐘信號從1變化到0時刻，、，即：。

若、,由于主從觸發(fā)器的輸出狀態(tài)和取決于主觸發(fā)器的狀態(tài)，根據假設的輸出初始狀態(tài)可得:在CP=1期間，則、，時鐘信號從1變化到0時刻，、，即：。

所以，當J = 1，K = 0時，時鐘信號由1→0時刻，從觸發(fā)器置1。

(4). J = 1，K = 1時

若、,在CP=1期間，則、，時鐘信號從1變化到0時刻，、，即：。

若、,在CP=1期間，則、，時鐘信號從1變化到0時刻，、，即：。

所以，當J = 1，K = 1時，時鐘信號由1→0時刻，從觸發(fā)器翻轉為相反的狀態(tài)。

通過上面的分析可知，當CP=1時，主觸發(fā)器工作，而從觸發(fā)器保持不變，主觸發(fā)器的輸出與此時的輸入端JK有關，也與觸發(fā)器的初始狀態(tài)有關（由于、反饋到了輸入端）。在時鐘信號從1變化到0時刻，從觸發(fā)器接收主觸發(fā)器數據，將主觸發(fā)器的數據送到輸出端保存下來。

例5.3.2 在圖5.3.4所示的主從JK觸發(fā)器中，已知J、K波形如圖5.3.5所示，試畫出輸出端的電壓波形圖。設初態(tài)。

解：初態(tài)，此時的。在圖中的CP=1期間，JK輸入端的值沒有發(fā)生變化，所以根據上面的分析，對應畫出的波形如圖5.3.5所示，在時鐘信號的下降沿時，從觸發(fā)器接收主觸發(fā)器的信號，保存在輸出端。對應的波形如圖5.3.5所示。

 

5.3.3  主從JK觸發(fā)器的一次翻轉現象

    在例題5.3.2中，在時鐘信號下降沿到來時，可以直接根據此時的J、K的值來得到輸出端的值，因為在CP=1期間，輸入端的值沒有發(fā)生變化。如果在CP=1期間，輸入端的值發(fā)生了變化時，就不能根據此時時鐘信號下降沿對應的J、K的值來得到輸出端的值。下面可以通過例題5.3.3來分析這種情形。
 

例5.3.3 在圖5.3.4所示的主從JK觸發(fā)器中，已知J、K波形如圖5.3.6所示，試畫出輸出端和(Q)的電壓波形圖。設初態(tài)。

圖中第一個時鐘信號上升沿到來時，主觸發(fā)器工作，此時、J = 1、K = 0，從圖5.3.4分析可得。接著J、K的數據發(fā)生了變化，在J = 0、K = 1時（圖中得①處），因為觸發(fā)器的輸出端Q ()的值還沒有變化，的值仍為0，反饋到輸入端和K相與，此0邏輯值封鎖了K為1的邏輯值，所以，在這種情況下，的值沒有根據J = 0、K = 1而置為0，而是仍保持在狀態(tài)。在第一個時鐘信號下降沿到來時，從觸發(fā)器接收主觸發(fā)器的數據，即。

圖中第二個時鐘信號上升沿到來時，主觸發(fā)器工作，此時、、J = 1、K = 1，可得新的狀態(tài)。接著J、K的數據發(fā)生了變化，在J = 1、K = 0時（圖中得②處），和上面分析相同的道理，因為觸發(fā)器的輸出端Q ()的值還沒有變化，的值仍為0，反饋到輸入端和J相與，此0邏輯值封鎖了J為1的邏輯值，所以，在這種情況下，的值沒有根據J = 1、K = 0而置為1，而是仍保持在狀態(tài)。在第一個時鐘信號下降沿到來時，從觸發(fā)器接收主觸發(fā)器的數據，即。

同樣的道理分析，可以得出在第三個時鐘脈沖為1期間，和Q的波形如圖所示。

從例5.3.3的分析看出，時鐘脈沖為1期間，J和K的數據發(fā)生了多次變化，但是由于輸出端Q ()的值要等到下降沿到來時才會改變，輸出端Q和總有一個為0，反饋到輸入端，由于與門的作用，必然會封鎖其中一個輸入端，使得主觸發(fā)器的輸出的變化只能發(fā)生一次。這種變化的關系是：

(1) 當輸出端時，主觸發(fā)器只能接收使置為1的信號，此時只能使置為1，不能從1再置為0。

(2) 當輸出端時，主觸發(fā)器只能接收使置為0的信號，此時只能使置為0，不能從0再置為1。

所以，在判斷主從觸發(fā)器的輸出端的狀態(tài)時，不能從下降沿到來時刻，從輸入端的值來得出輸出端的狀態(tài)，除非在CP=1的期間，輸入端的值沒有發(fā)生變化，才可以用這種方法來得出輸出端的狀態(tài)。如果在CP=1的期間，輸入端的值發(fā)生變化，輸出端的狀態(tài)應該從主觸發(fā)器得到。

在主從結構的RS觸發(fā)器也有類似的情況，只是它沒有將輸出端Q反饋到輸入端，所以在CP=1的期間，可以多次翻轉。

 

5.3.4  邊沿JK觸發(fā)器動作特點

    主從結構JK觸發(fā)器，解決了一般鐘控觸發(fā)器輸出端的多次翻轉現象，但是也存在主觸發(fā)器的一次翻轉現象，不能根據時鐘信號的下降沿到來時，由J、K的值得出輸出端的狀態(tài)，其抗干擾能力也較弱。為了提高其抗干擾能力，同時能夠根據時鐘信號的下降沿到來時，由J、K的值得出輸出端的狀態(tài)，具有這種動作特征的觸發(fā)器就是邊沿JK觸發(fā)器。圖5.3.7是其邏輯電路和符號。

        電路中、是直接復位、置位功能端，其作用如下：
 

(1)當、時，其簡化后邏輯電路如圖5.3.8所示。門G₅、G₆輸出為0，G₈輸出為1，即；同時的低電平送到了G₁，則G₁輸出為1，G₄輸出為1，G₇輸出為0，即，觸發(fā)器復位。從分析的結果來看，輸出與時鐘信號、J、K輸入端無關，此時具有直接復位作用。由于復位與時鐘信號無關，所以也稱為異步復位。

(2)當、時，簡化后的邏輯電路如圖5.3.9所示。同樣可以得到、，觸發(fā)器置位，此時具有置位作用。由于置位與時鐘信號無關，所以也稱為異步置位。和的復位和置位都是低電平有效。

(3)當、時，則可以得到、。實際使用時應該避免出現和同時為低電平的情況，因為它們的低電平同時消失時，輸出的狀態(tài)不確定。

(4)當、時，輸出端的值由CP、J、K的值來決定。其工作原理分析如下：

(ⅰ) 當CP=0期間，觸發(fā)器狀態(tài)不變

門G₁和G₂輸出為1，門G₃和G₆輸出為0，如果初態(tài)、，則G₅輸出為1，G₈輸出為0，同時G₄輸出為0，G₇輸出為1，輸出端的值沒有改變。如果初態(tài)、，輸出端的值仍然不會改變。所以在CP=0時，觸發(fā)器處于保持狀態(tài)。在CP由0→1時刻，觸發(fā)器狀態(tài)仍保持不變。

(ⅱ) 當CP=1期間，觸發(fā)器狀態(tài)不變，但觸發(fā)器接收CP下降沿到來前瞬間的J、K的信號，改變輸出端的值。

如果初態(tài)、，則G₅和G₆輸出為0，G₈輸出為1，反饋到G₃，則G₃輸出為1，從而G₇輸出為0，即觸發(fā)器狀態(tài)保持，與J、K的值無關。如果初態(tài)、，同樣處于保持狀態(tài)。

    在CP由1→0時刻，門G₁、G₂的傳輸延遲時間比基本觸發(fā)器的延遲時間長。時鐘信號的下降沿首先封鎖了G₃和G₆，使其輸出為0，此時圖5.2.7的簡化為圖5.3.10所示的(a)，進一步簡化為圖5.3.10的(b)圖，與圖5.3.1電路的結構形式完全相同。在時鐘信號下降沿時刻，J、K的數據作用到了輸出端，其輸出端的邏輯狀態(tài)的變化遵循JK觸發(fā)器的特性方程。即：。

通過上面的分析可知，實現JK觸發(fā)器的邊沿觸發(fā)是利用門電路的傳輸延遲時間來達到的。觸發(fā)器的次態(tài)僅僅取決于CP信號的邊沿（可能是下降沿，也可能是上升沿）到達時輸入的邏輯狀態(tài)，在此之前或者之后，輸入端的信號變化時不會影響到輸出端的值。這一邊沿變化的特點提高了其抗干擾能力和工作的可靠性。

       下降沿觸發(fā)JK觸發(fā)器的功能表如表5.3.2所示。

表5.3.2  下降沿觸發(fā)JK觸發(fā)器邏輯功能表
CP	J       K		狀   態(tài)
× × ↓ ↓ ↓ ↓	0       1        ×          × 1       0        ×        × 1       1       0       0 1       1       0       1 1       1       1       0 1       1       1       1	0         1   1         0             0         1      1         0	復   位 置   位 保   持 置    0 置    1 計   數

 

 

 

 

 

 

 

 

 

 

 

例5.3.3在圖5.3.7所示的邊沿JK觸發(fā)器中，已知J、K、和波形如圖5.3.11所示，試畫出輸出端的電壓波形。設初始狀態(tài)。

解：邊沿JK觸發(fā)器的工作特點是：輸出端的邏輯狀態(tài)取決于時鐘信號下降沿到來時J、K的值，、是低電平直接復位、置位功能端?？梢宰鞒鲚敵龆说牟ㄐ稳鐖D5.3.11所示。