觸發(fā)器輸出端的值不僅與輸入電路的邏輯值有關(guān)，還與觸發(fā)器的初始狀態(tài)還有關(guān)系，而對(duì)于組合邏輯電路并沒有這樣的特點(diǎn)。實(shí)際上時(shí)序邏輯電路是組合邏輯電路和觸發(fā)器的綜合。

圖6.1.1說明了時(shí)序邏輯電路的組成框圖。電路中的輸入信號(hào)為X_i，輸出信號(hào)為Y_j，存儲(chǔ)電路的輸入信號(hào)為W_l，存儲(chǔ)電路的輸出信號(hào)為Q_k，存儲(chǔ)電路主要由各種觸發(fā)器或延時(shí)電路構(gòu)成。很明顯，時(shí)序電路較第四章的組合電路要復(fù)雜，其邏輯功能的描述，需要用到三個(gè)方程，分別為

輸出方程：                     (6.1.1)

驅(qū)動(dòng)方程:                     (6.1.2)

狀態(tài)方程：                   (6.1.3)

其中Q(t_n)表示t_n時(shí)刻存儲(chǔ)電路的當(dāng)前狀態(tài)，Q(t_n+1)為存儲(chǔ)電路在觸發(fā)脈沖作用后的狀態(tài)?？梢钥闯?，t_n時(shí)刻,電路輸出Y(t_n)由當(dāng)前t_n時(shí)刻的輸入x(t_n)和t_n時(shí)刻存儲(chǔ)電路的狀態(tài)Q(t_n)共同決定。而Q(t_n+1)是觸發(fā)器邊沿邊沿作用后的狀態(tài)，其值由t_n時(shí)刻的激勵(lì)信號(hào)W(t_n)及t_n時(shí)刻的存儲(chǔ)電路的狀態(tài)Q(t_n)決定。所以時(shí)序邏輯電路的輸出不僅與輸入有關(guān)，還與存儲(chǔ)電路的狀態(tài)有關(guān)。

    時(shí)序邏輯電路中根據(jù)存儲(chǔ)電路中各個(gè)觸發(fā)器時(shí)鐘信號(hào)引入方式不同可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。在同步時(shí)序邏輯電路中，存儲(chǔ)電路中的各存儲(chǔ)單元(觸發(fā)器)共用同一時(shí)鐘信號(hào)，并在同一時(shí)刻進(jìn)行各自狀態(tài)的轉(zhuǎn)移。在異步時(shí)序邏輯電路中，觸發(fā)器的時(shí)鐘端并不是來自同一時(shí)鐘信號(hào)，有的觸發(fā)器的時(shí)鐘端可能是接在前一個(gè)觸發(fā)器的輸出端，這樣在時(shí)鐘信號(hào)的觸發(fā)沿到來時(shí)，觸發(fā)器的狀態(tài)不是同時(shí)發(fā)生變化。在后面的章節(jié)中將分別對(duì)這兩種類型的電路進(jìn)行分析和設(shè)計(jì)。

按輸出信號(hào)特點(diǎn)的不同，還可以將時(shí)序電路分為型Mealy和Moore型。如果輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，而且還與輸入變量有關(guān)，這種時(shí)序電路稱為Mealy型；如果輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)，稱為Moore型

計(jì)數(shù)器是用途非常廣泛的一種時(shí)序邏輯電路。計(jì)數(shù)器實(shí)質(zhì)上也是一個(gè)多穩(wěn)態(tài)的時(shí)序邏輯電路，利用其相應(yīng)的穩(wěn)態(tài)實(shí)現(xiàn)對(duì)輸入脈沖個(gè)數(shù)的記憶。計(jì)數(shù)器所具有的穩(wěn)態(tài)稱為計(jì)數(shù)器的模，或稱為計(jì)數(shù)器容量，幾乎所有較為復(fù)雜的數(shù)字設(shè)備都要用到計(jì)數(shù)器，它不僅可以用來計(jì)數(shù)，還可以完成其他特定的功能，例如：作為數(shù)字系統(tǒng)的定時(shí)、分頻，產(chǎn)生節(jié)拍脈沖以及進(jìn)行數(shù)字運(yùn)算等。