同步時(shí)序邏輯電路的設(shè)計(jì)，就是根據(jù)邏輯問(wèn)題的具體要求，結(jié)合同步時(shí)序邏輯電路的特點(diǎn)，設(shè)計(jì)出能夠?qū)崿F(xiàn)該邏輯功能的最簡(jiǎn)同步時(shí)序電路。

    同步時(shí)序邏輯電路中含有組合邏輯電路部分和存儲(chǔ)電路部分，組合電路的設(shè)計(jì)在第四章已作介紹，本節(jié)主要介紹存儲(chǔ)電路部分的設(shè)計(jì)。存儲(chǔ)電路部分主要用到的是觸發(fā)器。

6.4.1設(shè)計(jì)方法

    同步時(shí)序邏輯電路的設(shè)計(jì)的過(guò)程可以用圖6.4.1簡(jiǎn)單表示。

 
 

   具體步驟為：

1.根據(jù)所給邏輯設(shè)計(jì)的要求，進(jìn)行邏輯抽象，將實(shí)際問(wèn)題總結(jié)為邏輯問(wèn)題。

    根據(jù)電路的設(shè)計(jì)要求，確定輸入量和輸出量，并且定義輸入和輸出量邏輯值的含義，用字母表示出這些變量，例如輸入量用X表示，輸出量用Y或Z等表示。

    2.建立原始狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)移表。

    根據(jù)設(shè)計(jì)要求，確定系統(tǒng)的原始狀態(tài)數(shù)，用字母表示出這些原始狀態(tài)，例如用S_m來(lái)表示（m為0、1、2…）。找到原始狀態(tài)S_m之間的轉(zhuǎn)換關(guān)系，作出在各種輸入條件下?tīng)顟B(tài)間的轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)移表，標(biāo)明輸入和輸出的邏輯值。

    3. 原始狀態(tài)的化簡(jiǎn)。

    在建立原始狀態(tài)數(shù)時(shí)，主要是反映邏輯電路設(shè)計(jì)的要求，定義的原始狀態(tài)圖可能比較復(fù)雜，含有的狀態(tài)數(shù)也較多，也可能包含了一些重復(fù)的狀態(tài)。在設(shè)計(jì)中是要用最少的邏輯器件達(dá)到設(shè)計(jì)要求，如果邏輯狀態(tài)較多，相應(yīng)用到的觸發(fā)器也就多，設(shè)計(jì)的電路就較復(fù)雜。為此，應(yīng)該對(duì)原始狀態(tài)進(jìn)行化簡(jiǎn)，消去多余的狀態(tài)，從而得到最簡(jiǎn)化的狀態(tài)轉(zhuǎn)換圖。

    狀態(tài)的化簡(jiǎn)就是進(jìn)行狀態(tài)合并。用一個(gè)狀態(tài)代替與之等價(jià)的狀態(tài)。邏輯狀態(tài)等價(jià)的依據(jù)是：（1）狀態(tài)S_i、S_j，在相同的輸入條件下，狀態(tài)S_i、S_j對(duì)應(yīng)的輸出結(jié)果相同；（2）狀態(tài)S_i、S_j，在相同的輸入條件下，狀態(tài)S_i、S_j轉(zhuǎn)移效果完全相同。滿足上述兩個(gè)條件的狀態(tài)，就是等價(jià)狀態(tài)，可以將這些等價(jià)狀態(tài)合并為一個(gè)狀態(tài)。

       狀態(tài)S_i、S_j轉(zhuǎn)移效果相同的情況可能有以下三種情況：

(1) 次態(tài)相同

狀態(tài)S_i、S_j，在相同的輸入條件下，轉(zhuǎn)移到相同的次態(tài)，則狀態(tài)S_i、S_j轉(zhuǎn)移效果相同，可以進(jìn)行狀態(tài)合并。圖6.4.2說(shuō)明了兩個(gè)狀態(tài)在相同的輸入條件下次態(tài)相同的情況，用[S_i ，S_j]來(lái)表示狀態(tài)S_i、S_j的等價(jià)，稱為一個(gè)等價(jià)類，S_i和S_j可以合并為一個(gè)狀態(tài)。

 
 

等價(jià)關(guān)系具有傳遞性，如圖6.4.3所示，S₁、S₃在相同的輸入條件下分別轉(zhuǎn)移到S₂和S₄狀態(tài)，它們的輸出也相同，而S₂和S₄在相同的輸入條件下轉(zhuǎn)移到相同的次態(tài)S₅，輸出也相同，S₂和S₄是等價(jià)狀態(tài)，所以S₁和S₃也是等價(jià)的，可以合并。用[S₁，S₃]來(lái)表示狀態(tài)S₁、S₃的等價(jià)，S₁和S₃是一個(gè)等價(jià)類。用[S₂，S₄]來(lái)表示狀態(tài)S₂、S₄的等價(jià)，S₂和S₄是一個(gè)等價(jià)類。

 
 

對(duì)于邏輯狀態(tài)較多或者不能直接看出邏輯間的等價(jià)時(shí)，可以用隱含表法來(lái)尋找狀態(tài)的等價(jià)，這一點(diǎn)在例6.4.3中進(jìn)行具體介紹。

(2) 次態(tài)交錯(cuò)

次態(tài)交錯(cuò)是指在某種輸入條件下，S_i的次態(tài)為S_j，S_j的次態(tài)為S_i。圖6.4.4說(shuō)明了次態(tài)交錯(cuò)的情況。狀態(tài)S₁和S₃在輸入1時(shí)，轉(zhuǎn)移的次態(tài)相同，而且輸出也相同。在輸入0時(shí)，S₁轉(zhuǎn)移的次態(tài)是S₃，S₃轉(zhuǎn)移的次態(tài)是S₁，輸出結(jié)果均相同，屬于次態(tài)交錯(cuò)情況，S₁和S₃是等價(jià)狀態(tài)，S₁和S₃可以合并為一個(gè)狀態(tài)。用[S₁，S₃]來(lái)表示狀態(tài)S₁、S₃的等價(jià)。

 
 

(3) 次態(tài)循環(huán)

次態(tài)循環(huán)是指次態(tài)之間的關(guān)系構(gòu)成循環(huán)。如S_i和S_j在某種輸入條件下的次態(tài)分別為S_m和S_n，并且輸出相同；S_m和S_n在另外輸入條件下的次態(tài)分別為S_i和S_j，輸出也相同，則狀態(tài)S_i和S_j等價(jià)，用[S_i ，S_j]來(lái)表示狀態(tài)等價(jià)。

4.狀態(tài)分配

經(jīng)過(guò)狀態(tài)的合并之后得到了最少的狀態(tài)數(shù)m，則可以得知需要用的觸發(fā)器數(shù)n，n的值應(yīng)該滿足

＜m≤

    狀態(tài)的分配就是給化簡(jiǎn)后的各個(gè)狀態(tài)分別分配一組代碼。例如，化簡(jiǎn)后得到的狀態(tài)有S₀、S₁、S₂和S₃，可知應(yīng)該用2個(gè)觸發(fā)器來(lái)實(shí)現(xiàn)，狀態(tài)編碼可以用二進(jìn)制編碼方式，令S₀ = 00、S₁ = 01、S₂ = 10、S₃ = 11，也可以用循環(huán)碼來(lái)編碼，令S₀ = 00、S₁ = 01、S₂ = 11、S₃= 10。

       5.求出狀態(tài)方程和驅(qū)動(dòng)方程及輸出方程

    首先根據(jù)狀態(tài)轉(zhuǎn)移表或者狀態(tài)轉(zhuǎn)換圖作出卡諾圖，也就是用卡諾圖來(lái)表示狀態(tài)轉(zhuǎn)移表（圖）。以卡諾圖的橫向和縱向組合對(duì)應(yīng)的邏輯值為初始狀態(tài)，在小方格中填入次態(tài)結(jié)果。例如：某一時(shí)序電路有4個(gè)狀態(tài)循環(huán)如圖6.4.5（a）所示，則用卡諾圖來(lái)表示的狀態(tài)轉(zhuǎn)換圖為圖6.4.5(b)所示。此時(shí)的卡諾圖只是狀態(tài)轉(zhuǎn)換圖的另外一種描述狀態(tài)間轉(zhuǎn)換的方法。將卡諾圖分解為各個(gè)觸發(fā)器輸出端次態(tài)的卡諾圖，如圖6.4.5（c）所示。

通過(guò)卡諾圖化簡(jiǎn)邏輯函數(shù)，可以得出函數(shù)表達(dá)式，即得狀態(tài)轉(zhuǎn)移方程，與所選觸發(fā)器得特性方程比較，可以得出驅(qū)動(dòng)方程。同樣得方法總結(jié)出輸出端的卡諾圖，化簡(jiǎn)得出其邏輯函數(shù)表達(dá)式。

 
 

       6.自啟動(dòng)檢查

    在狀態(tài)編碼中可能還存在偏離狀態(tài)，這時(shí)就要進(jìn)行自啟動(dòng)檢查。將偏離狀態(tài)值代入狀態(tài)轉(zhuǎn)移方程中，檢查這些偏離狀態(tài)能否進(jìn)入到正常得計(jì)數(shù)循環(huán)中去，如果能夠進(jìn)入，則說(shuō)明所設(shè)計(jì)的電路可以自啟動(dòng)，否則不可以自啟動(dòng)，需要修改狀態(tài)轉(zhuǎn)移方程，電路也該作相應(yīng)的修改。

       7.根據(jù)所選觸發(fā)器畫(huà)出邏輯電路。

       以上是同步時(shí)序邏輯電路的設(shè)計(jì)步驟，下面通過(guò)一些實(shí)例來(lái)運(yùn)用這些設(shè)計(jì)方法。

 

6.4.2設(shè)計(jì)舉例

例6.4.1 設(shè)計(jì)一個(gè)五進(jìn)制計(jì)數(shù)器，進(jìn)位輸出端Y,分別用JK觸發(fā)器和D觸發(fā)器實(shí)現(xiàn)該設(shè)計(jì)電路。

解：根據(jù)前面的同步時(shí)序邏輯電路的設(shè)計(jì)步驟，解題如下

步驟1.根據(jù)題意，該設(shè)計(jì)為計(jì)數(shù)器電路，所以除了時(shí)鐘信號(hào)外，沒(méi)有其他的輸入量，輸出量為Y，表示進(jìn)位，用1來(lái)表示有進(jìn)位，0表示沒(méi)有進(jìn)位。
 

步驟2.由于題中已經(jīng)明確了是五進(jìn)制計(jì)數(shù)器，應(yīng)該用5個(gè)狀態(tài)來(lái)表示五進(jìn)制計(jì)數(shù)器對(duì)應(yīng)的5個(gè)邏輯狀態(tài)循環(huán)，設(shè)這5個(gè)狀態(tài)分別為S₀、S₁、S₂、S₃和S₄，所以可以作出其原始狀態(tài)圖為圖6.4.6（a）所示。

 

步驟3.由于五進(jìn)制計(jì)數(shù)器必定有5個(gè)狀態(tài)循環(huán)，它們?cè)谙嗤妮斎霑?huì)轉(zhuǎn)移到不同的次態(tài)，所以原始狀態(tài)圖已經(jīng)不可以進(jìn)一步化簡(jiǎn)，沒(méi)有可以合并的狀態(tài)。這一步驟可以省去。

步驟4.要表示5個(gè)邏輯狀態(tài)的循環(huán)，至少要用3位二進(jìn)制數(shù)來(lái)表示，所以用到的觸發(fā)器數(shù)為3。對(duì)于狀態(tài)S₀、S₁、S₂、S₃和S₄的編碼這里采用二進(jìn)制方式，令S₀= 000、S₁ =001、S₂ = 010、S₃ = 011、S₄ = 100，這時(shí)狀態(tài)轉(zhuǎn)換圖為6.4.6（b）圖所示。

步驟5.以卡諾圖中縱向與橫向?qū)?yīng)作為初始狀態(tài)，如初態(tài)，結(jié)合狀態(tài)轉(zhuǎn)換圖6.4.6（b）,則次態(tài)為,將其填入卡諾圖中對(duì)應(yīng)的小方格里。如此對(duì)應(yīng)的填入狀態(tài)循環(huán)中的所有狀態(tài)，由于偏離狀態(tài)在卡諾圖中沒(méi)有出現(xiàn)，所以在這些小方格中填入任意項(xiàng)?？梢宰鞒鲈摖顟B(tài)轉(zhuǎn)換圖的卡諾圖表示為圖6.4.7（a）所示，斜線下方是輸出端Y的值。

將圖6.4.7（a）的卡諾圖分解得到圖（b）、（c）、（d）和(e)。為了得到最簡(jiǎn)表達(dá)式，將卡諾圖中某些無(wú)關(guān)項(xiàng)視為1或0，化簡(jiǎn)卡諾圖得到狀態(tài)轉(zhuǎn)移方程

                      （6.4.1）
 

輸出方程

                                （6.4.2）

采用JK觸發(fā)器實(shí)現(xiàn)邏輯設(shè)計(jì)時(shí)，在卡諾圖畫(huà)圈時(shí)必須注意保留觸發(fā)器的或者項(xiàng)，便于寫(xiě)出驅(qū)動(dòng)方程。在化簡(jiǎn)得到的結(jié)果時(shí)，如果利用了無(wú)關(guān)項(xiàng)，將會(huì)消去項(xiàng)，雖然可以通過(guò)在表達(dá)式中乘以()項(xiàng)，但是這樣得到的結(jié)果會(huì)更復(fù)雜，所以在式（6.4.1）的化簡(jiǎn)結(jié)果中保存了或者項(xiàng),便于得出驅(qū)動(dòng)方程。

采用JK觸發(fā)器實(shí)現(xiàn)電路，則根據(jù)JK觸發(fā)器的特性方程與式（6.4.1）進(jìn)行比較得出驅(qū)動(dòng)方程為

                      （6.4.3）

若用采用D觸發(fā)器實(shí)現(xiàn)電路，可以不必保留化簡(jiǎn)結(jié)果中的或者項(xiàng)。其狀態(tài)轉(zhuǎn)移方程為

                    （6.4.4）

結(jié)合D觸發(fā)器的特性方程與式（6.4.4）進(jìn)行比較得出驅(qū)動(dòng)方程為

                     （6.4.5）

步驟6.在畫(huà)出邏輯電路前，還必須檢查該設(shè)計(jì)能否自啟動(dòng)。將偏離狀態(tài)代入式（6.4.1）和式（6.4.4），畫(huà)出其完整狀態(tài)轉(zhuǎn)換圖，如圖6.4.8所示。圖6.4.8（a）中畫(huà)出了用JK觸發(fā)器設(shè)計(jì)時(shí)的完整狀態(tài)轉(zhuǎn)換圖。圖6.4.8（b）為用D觸發(fā)器設(shè)計(jì)時(shí)的完整狀態(tài)轉(zhuǎn)換圖。

 
 

從圖6.4.8可以看出，雖然兩個(gè)狀態(tài)轉(zhuǎn)換圖中偏離狀態(tài)的轉(zhuǎn)移情況有部分不同，但是它們的正常計(jì)數(shù)循環(huán)都是相同的，所以無(wú)論用JK觸發(fā)器還是用D觸發(fā)器來(lái)設(shè)計(jì)此時(shí)序邏輯電路，電路都可以自啟動(dòng)。

步驟7. 根據(jù)式（6.4.3）和式（6.4.5）的驅(qū)動(dòng)方程來(lái)畫(huà)出電路。如圖6.4.9所示，圖中的（a）圖為用JK觸發(fā)器設(shè)計(jì)的五進(jìn)制計(jì)數(shù)器，圖中的（b）圖為用D觸發(fā)器和與-非門(mén)設(shè)計(jì)的五進(jìn)制計(jì)數(shù)器。

從圖6.4.9來(lái)看，選用不同的觸發(fā)器，電路的復(fù)雜程度是不同，電路的設(shè)計(jì)還與狀態(tài)編碼有關(guān)，讀者可以采用循環(huán)碼的編碼方式來(lái)設(shè)計(jì)該邏輯電路，在此不再贅述。

在本例中，將卡諾圖中的有些無(wú)關(guān)項(xiàng)作為了1處理，有些作為了0處理，這些無(wú)關(guān)項(xiàng)的處理與電路設(shè)計(jì)是有關(guān)系的，如果在卡諾圖的化簡(jiǎn)中，用圖6.4.10的方式處理無(wú)關(guān)項(xiàng)，結(jié)果得到的設(shè)計(jì)電路將不能自啟動(dòng)。

    從圖6.4.10可知，偏離狀態(tài)111的下一個(gè)狀態(tài)為110，110的下一個(gè)狀態(tài)為111，如此循環(huán)，它們不能進(jìn)入到有效循環(huán)中去。時(shí)序邏輯電路的設(shè)計(jì)中，在處理卡諾圖中的無(wú)關(guān)項(xiàng)時(shí)必須注意這一點(diǎn)。

 
 

例6.4.2 設(shè)計(jì)一個(gè)?？勺冇?jì)數(shù)器，當(dāng)控制信號(hào)M= 1時(shí)為六進(jìn)制計(jì)數(shù)器，當(dāng)控制信號(hào)M= 0時(shí)為四進(jìn)制，進(jìn)位輸出端Y，用JK觸發(fā)器實(shí)現(xiàn)該設(shè)計(jì)電路。

解：本例的設(shè)計(jì)要求是一個(gè)進(jìn)制數(shù)可變的計(jì)數(shù)器，M為工作模式的控制端，也就是輸入量。由于輸入量M的邏輯含義在題中已經(jīng)確定，所以只需確定輸出量Y的邏輯含義，用1來(lái)表示有進(jìn)位，0表示沒(méi)有進(jìn)位。

據(jù)題意，在M= 0時(shí)，工作在四進(jìn)制循環(huán)狀態(tài)，設(shè)狀態(tài)循環(huán)為S₀、S₁、S₂和S₃，在M= 1時(shí)，工作在六進(jìn)制循環(huán)狀態(tài)，設(shè)狀態(tài)循環(huán)為S₀、S₁、S₂、S₃、S₄和S₅，建立原始狀態(tài)轉(zhuǎn)圖如圖6.4.11（a）所示。由于不存在等價(jià)狀態(tài)，所以不能進(jìn)行狀態(tài)簡(jiǎn)化。本設(shè)計(jì)中用到了6個(gè)狀態(tài)，所以用3個(gè)觸發(fā)器來(lái)實(shí)現(xiàn)狀態(tài)的記憶。對(duì)原始狀態(tài)轉(zhuǎn)換圖進(jìn)行狀態(tài)編碼得到6.4.11（b）中的狀態(tài)轉(zhuǎn)換圖。

 

狀態(tài)圖中反應(yīng)了在輸入條件下，狀態(tài)間的轉(zhuǎn)換關(guān)系。進(jìn)一步用卡諾圖來(lái)表示狀態(tài)間的轉(zhuǎn)化情況，圖6.4.12所示為例6.4.2的卡諾圖。卡諾圖中將沒(méi)有出現(xiàn)的狀態(tài)編碼作為了無(wú)關(guān)項(xiàng)處理。

從圖6.4.12可以看出觸發(fā)器次態(tài)與初態(tài)、輸入量M之間的關(guān)系，化簡(jiǎn)卡諾圖得到3個(gè)觸發(fā)器的狀態(tài)轉(zhuǎn)移方程為

                   (6.4.6)

輸出端方程為

                            (6.4.7)

 
 

設(shè)計(jì)是否合理還需將偏離狀態(tài)代入式（6.4.6）中，檢查偏離狀態(tài)能否進(jìn)入到計(jì)數(shù)循環(huán)中去，若可以進(jìn)入正常的計(jì)數(shù)循環(huán)中，則可以自啟動(dòng)。也可以結(jié)合圖6.4.12的卡諾圖中的無(wú)關(guān)項(xiàng)的處理來(lái)檢查自啟動(dòng)，卡諾圖中被圈的無(wú)關(guān)項(xiàng)作為了“1”處理,沒(méi)有被圈的無(wú)關(guān)項(xiàng)作為了“0”處理，于是可以得到完整狀態(tài)轉(zhuǎn)換圖如圖6.4.13所示。

從圖6.4.13可知，偏離狀態(tài)可以進(jìn)入到有效計(jì)數(shù)循環(huán)中，可以自啟動(dòng)。根據(jù)據(jù)狀態(tài)轉(zhuǎn)移方程（6.4.6）式來(lái)設(shè)計(jì)電路是可行的，從而得出驅(qū)動(dòng)方程為

                   (6.4.8)

據(jù)驅(qū)動(dòng)方程不難畫(huà)出邏輯電路，如圖6.4.14所示。

 
 

例6.4.3 設(shè)計(jì)一個(gè)串行數(shù)據(jù)轉(zhuǎn)換電路，已知串行數(shù)據(jù)輸入端X所加的是兩位8421BCD碼，輸出端為Y為兩位串行循環(huán)碼，用JK觸發(fā)器實(shí)現(xiàn)此邏輯電路。

解：用組合邏輯電路的方法也可以實(shí)現(xiàn)代碼轉(zhuǎn)換，不過(guò)其實(shí)現(xiàn)的是并行碼的轉(zhuǎn)換，由于本題的輸入和輸出端只有一個(gè)，每輸入一位數(shù)據(jù)都必須記憶，所以只能用時(shí)序邏輯電路的設(shè)計(jì)方法。

輸入端X的兩位串行8421BCD碼數(shù)據(jù)分別為：00、01、10、11，輸出端Y的兩位串行循環(huán)碼數(shù)據(jù)分別為：00、01、11、10，設(shè)計(jì)任務(wù)就是要將輸入的8421BCD轉(zhuǎn)換為循環(huán)碼。即：

 

輸入	00	01	10	11
	↓	↓	↓	↓
輸出	00	01	11	10

 

 
 

輸入數(shù)據(jù)時(shí)，假設(shè)先輸入高位數(shù)，然后輸入低位數(shù)。設(shè)電路的初始狀態(tài)為S₀，輸入數(shù)據(jù)X，加入時(shí)鐘信號(hào)邊沿，觸發(fā)器狀態(tài)發(fā)生翻轉(zhuǎn)。第一次輸入的數(shù)據(jù)（輸入高位）只有兩種可能性，分別時(shí)0和1，用狀態(tài)S₁和S₂來(lái)分別記錄這種新的狀態(tài)，此時(shí)的輸出Y分別為0和1。在第2次輸入數(shù)據(jù)（輸入低位）時(shí)分別又有兩種可能，分別是0和1，對(duì)應(yīng)得到的新的狀態(tài)有4種，分別記作S₃、S₄、S₅和S₆，輸出端Y的值分別為0、1、1和0，根據(jù)分析可以作出原始狀態(tài)轉(zhuǎn)換圖為圖6.4.15所示。

圖6.4.15表示出了原始狀態(tài)之間的轉(zhuǎn)換關(guān)系。S₁狀態(tài)說(shuō)明已經(jīng)輸入了一位高位數(shù)為0，輸出則為0，S₃狀態(tài)說(shuō)明輸入數(shù)據(jù)的低位為0，輸出則為0；處于S₃狀態(tài)時(shí)，如果再輸入下一位數(shù)據(jù)為X= 0，則從S₃狀態(tài)轉(zhuǎn)移到S₁狀態(tài)，說(shuō)明輸入數(shù)據(jù)的高位為0，輸出為0，如果輸入的數(shù)據(jù)為X= 1，則從S₃狀態(tài)轉(zhuǎn)移到S₂狀態(tài)，說(shuō)明輸入數(shù)據(jù)的高位為1，輸出為1。

當(dāng)電路處于S₁狀態(tài)時(shí)，說(shuō)明已經(jīng)輸入了一位高位數(shù)為0，輸出為0，從狀態(tài)S₁轉(zhuǎn)移到S₄狀態(tài)，說(shuō)明又輸入了一位低位數(shù)為1，輸出則為1；處于S₄狀態(tài)時(shí)，如果再輸入下一位數(shù)據(jù)為X= 0，則從S₄狀態(tài)轉(zhuǎn)移到S₁狀態(tài)，說(shuō)明輸入數(shù)據(jù)的高位為0，輸出為0，如果輸入的數(shù)據(jù)為X= 1，則從S₄狀態(tài)轉(zhuǎn)移到S₂狀態(tài)，說(shuō)明輸入數(shù)據(jù)的高位為1，輸出為1。

同樣的可以得出狀態(tài)S₅和S₆的轉(zhuǎn)換關(guān)系。根據(jù)原始狀態(tài)圖可以畫(huà)出原始狀態(tài)轉(zhuǎn)換表。如表6.4.1所示。

表6.4.1   例6.4.3原始狀態(tài)轉(zhuǎn)換表
初態(tài)	次  態(tài)		輸出Y
	輸入X=0	輸入X=1	X=0	X=1
S0 S1 S2 S3 S4 S5 S6	S1 S3 S5 S1 S1 S1 S1	S2 S4 S6 S2 S2 S2 S2	0 0 1 0 0 0 0	1 1 0 1 1 1 1

 

 

 

 

 

 

 

 

 

 

將原始狀態(tài)圖化簡(jiǎn)，合并等價(jià)的邏輯狀態(tài)，尋找狀態(tài)間的等價(jià)應(yīng)該遵循時(shí)序電路設(shè)計(jì)方法中的第3點(diǎn)，為了可以方便地找出等價(jià)狀態(tài)，可以采用隱含表的方法，

隱含表就是把原始狀態(tài)表中的各個(gè)狀態(tài)用圖形的方法表示出來(lái)，便于查找等價(jià)狀態(tài)的一種方法。隱含表為一個(gè)等邊直角三角形網(wǎng)格，橫向從左到依次右標(biāo)記為第一個(gè)狀態(tài)至倒數(shù)第二個(gè)狀態(tài)，如圖6.4.16（a）中的橫向標(biāo)記為S₀、S₁…S₅，縱向從上到下依次標(biāo)記為第二個(gè)狀態(tài)至最后一個(gè)狀態(tài)，如圖6.4.16（a）中的縱向標(biāo)記為S₁、S₂…S₆。

這樣在可以在網(wǎng)格中記錄原始狀態(tài)中的兩兩對(duì)應(yīng)關(guān)系，將它們間的等價(jià)關(guān)系填入網(wǎng)格中。如果兩個(gè)狀態(tài)滿足等價(jià)關(guān)系，則在網(wǎng)格中記作“√”；如果兩個(gè)狀態(tài)間不滿足等價(jià)關(guān)系，則在網(wǎng)格中記作“×”；如果兩個(gè)狀態(tài)是否等價(jià)取決于其他狀態(tài)是否等價(jià)，則在網(wǎng)格中填入其他的狀態(tài)。結(jié)合原始狀態(tài)表，可以先將S₀狀態(tài)與其他6個(gè)狀態(tài)進(jìn)行比較，得到的等價(jià)關(guān)系記入圖6.4.16（b）中，在圖6.4.16（b）的S₀對(duì)應(yīng)的一列中，S₀和S₁的等價(jià)性取決于S₁和S₃、S₂和S₄是否等價(jià)，所以在其網(wǎng)格中填入的是狀態(tài)S₁.S₃、S₂.S₄。依次將原始狀態(tài)表中的狀態(tài)進(jìn)行比較，得到圖6.4.16（b）的隱含表。

從圖6.4.16（b）可以進(jìn)一步判斷等價(jià)狀態(tài)，因?yàn)?em>S₂的輸出結(jié)果與其他狀態(tài)都不相同，所以狀態(tài)S₂與其他任一狀態(tài)都不等價(jià)，比較其他的狀態(tài)可以得到圖6.4.16（c）

的全部狀態(tài)等價(jià)關(guān)系。從化簡(jiǎn)的結(jié)果可以得到等價(jià)關(guān)系[S₀ S₃ S₄ S₅ S₆]、[S₁]、[S₂]。

可見(jiàn)經(jīng)過(guò)狀態(tài)合并后的狀態(tài)只有三個(gè)，可以用S₀來(lái)代替狀態(tài)S₃、S₄ 、S₅ 、S₆，化簡(jiǎn)后狀態(tài)轉(zhuǎn)換表，如表6.4.2所示?；?jiǎn)后的狀態(tài)轉(zhuǎn)換圖如圖6.4.17(a)所示。

 

表6.4.2    例6.4.3狀態(tài)合并之后的轉(zhuǎn)換表
初  態(tài)	次     態(tài)		輸  出  Y
	輸入X=0	輸入X=1	輸入X=0	輸入X=1
S0 S1 S2	S1 S0 S0	S2 S0 S0	0 0 1	1 1 0

將狀態(tài)S₀、S₁、S₂進(jìn)行編碼，因?yàn)橛玫降闹挥?個(gè)狀態(tài)，所以用兩位二進(jìn)制數(shù)表示即可。用00來(lái)表示狀態(tài)S₀，用01來(lái)表示狀態(tài)S₁，用11來(lái)表示狀態(tài)S₂。

圖6.4.17(b)為編碼后的狀態(tài)轉(zhuǎn)換圖。
 

根據(jù)編碼后的狀態(tài)轉(zhuǎn)換圖可以作出卡諾圖如圖6.4.18所示。

應(yīng)用無(wú)關(guān)項(xiàng)化簡(jiǎn)卡諾圖可得到觸發(fā)器得狀態(tài)轉(zhuǎn)移方程

                        (6.4.8)

輸出端方程為

                         (6.4.9)

在上面的化簡(jiǎn)中用到了無(wú)關(guān)項(xiàng)，式（6.4.8）是否合理，還需進(jìn)行自啟動(dòng)檢查，將沒(méi)有用到得狀態(tài)，代入式（6.4.8）中可以作出完全狀態(tài)轉(zhuǎn)換圖如圖6.4.19所示。

從圖6.4.19的完整狀態(tài)轉(zhuǎn)換圖中可以看出，一旦電路處于偏離狀態(tài)時(shí)，只要輸入X，一個(gè)時(shí)鐘脈沖之后便可進(jìn)入有效循環(huán)，則系統(tǒng)可以從偏離狀態(tài)中轉(zhuǎn)化到正常的狀態(tài)循環(huán)中去。系統(tǒng)便可以自啟動(dòng)。所以可以根據(jù)式6.4.8式來(lái)求驅(qū)動(dòng)方程。

由于要用JK觸發(fā)器來(lái)實(shí)現(xiàn)該邏輯設(shè)計(jì)，在得到驅(qū)動(dòng)方程前，應(yīng)該將6.4.8式寫(xiě)成JK觸發(fā)器得特征方程得形式。即將（6.4.8）式變化為

                (6.4.10)

所以可以得到JK觸發(fā)器得驅(qū)動(dòng)方程為

                     (6.4.11)
 

根據(jù)（6.4.9）式的輸出方程和（6.4.11）式的驅(qū)動(dòng)方程，可以畫(huà)出邏輯電路圖6.4.20所示。

根據(jù)設(shè)計(jì)的邏輯電路，設(shè)電路的處于初始狀態(tài)時(shí)，觸發(fā)器輸出都為0，現(xiàn)將輸入端連續(xù)輸入數(shù)據(jù)00 10 11 01 01 00 11（先輸入高位），可以用表6.4.3來(lái)表示輸出端對(duì)應(yīng)得到的變換代碼。

 

表6.4.3   輸入端和輸出端的編碼轉(zhuǎn)換關(guān)系
時(shí)鐘   CP	1	2	3	4	5	6	7	8	9	10	11	12	13	14
輸入   X	0	0	1	0	1	1	0	1	0	1	0	0	1	1
狀態(tài)	01	00	11	00	11	00	01	00	01	00	01	00	11	00
輸出   Y	0	0	1	1	1	0	0	1	0	1	0	0	1	0