與同步時(shí)序邏輯電路相比，異步時(shí)序邏輯電路沒(méi)有統(tǒng)一的時(shí)鐘，各級(jí)觸發(fā)器的狀態(tài)變化不是在統(tǒng)一的時(shí)鐘作用下完成的，電路的狀態(tài)是直接由輸入信號(hào)決定，電路結(jié)構(gòu)簡(jiǎn)單，但是速度慢，隨著位數(shù)的增加，計(jì)數(shù)器從接受計(jì)數(shù)脈沖到穩(wěn)定狀態(tài)的建立，時(shí)延也大大增加。

異步時(shí)序邏輯電路根據(jù)輸入信號(hào)的形式不同分為脈沖異步時(shí)序邏輯電路和電平異步時(shí)序邏輯電路。脈沖異步時(shí)序邏輯電路框圖如圖6.6.1所示，其電路由主要由觸發(fā)器組成，與同步時(shí)序邏輯電路相似，不同之處在于觸發(fā)器中的時(shí)鐘不統(tǒng)一，分析方法和同步時(shí)序邏輯電路的方法也基本相同。

電平異步時(shí)序邏輯電路框圖如圖6.6.2所示，其電路主要由帶反饋的組合延遲單元電路組成，其分析方法和前者完全不同，主要用狀態(tài)流程表和時(shí)間圖的分析方法。

 

6.6.1脈沖異步時(shí)序邏輯電路

脈沖異步時(shí)序邏輯電路的時(shí)鐘信號(hào)不是統(tǒng)一的，各個(gè)觸發(fā)器的時(shí)鐘端沒(méi)有連接在一起，所以分析時(shí)必須注意各個(gè)觸發(fā)器的時(shí)鐘信號(hào)的邊沿變化情況，來(lái)決定該觸發(fā)器的狀態(tài)是否發(fā)生改變。

1. 4為二進(jìn)制異步計(jì)數(shù)器

圖6.6.3為TTL電路組成的4位二進(jìn)制異步計(jì)數(shù)器電路。電路由4個(gè)JK觸發(fā)器組成，J、K輸入端均為懸空，即J= K =1，所以4個(gè)JK觸發(fā)器接成了T觸發(fā)器的形式，T觸發(fā)器的工作特點(diǎn)是每來(lái)一個(gè)時(shí)鐘脈沖的下降沿（有的可能是上升沿）輸出端翻轉(zhuǎn)為相反的狀態(tài)。計(jì)數(shù)脈沖加在第一個(gè)JK觸發(fā)器的時(shí)鐘端，后面三個(gè)JK觸發(fā)器分別與前一個(gè)JK觸發(fā)器的Q端相連。所以JK觸發(fā)器的狀態(tài)是否發(fā)生翻轉(zhuǎn)取決與其時(shí)鐘端是否有下降沿出現(xiàn)，如果該時(shí)鐘端出現(xiàn)下降沿，則該JK觸發(fā)器翻轉(zhuǎn)為相反的狀態(tài)。

 
 

根據(jù)T觸發(fā)器T=1時(shí)的狀態(tài)轉(zhuǎn)移方程：，可以寫出4個(gè)JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程為

                      (6.6.1)

式（6.6.1）中的下降箭頭表示相應(yīng)觸發(fā)器是在對(duì)應(yīng)輸出量下降沿到來(lái)時(shí)狀態(tài)才發(fā)生變化的，如JK觸發(fā)器2的次態(tài)的狀態(tài)變化是發(fā)生的下降沿到來(lái)。根據(jù)式（6.6.1）可以作出狀態(tài)轉(zhuǎn)移表，如表6.6.1所示。表中的箭頭表示該計(jì)數(shù)輸出端的下一個(gè)狀態(tài)為0，即產(chǎn)生下降沿。

當(dāng)4個(gè)JK觸發(fā)器處于初態(tài)0000時(shí)，加入計(jì)數(shù)脈沖，則只有觸發(fā)器1狀態(tài)發(fā)生變化，，計(jì)數(shù)器狀態(tài)轉(zhuǎn)換為0001；加入第二個(gè)時(shí)鐘脈沖時(shí)，觸發(fā)器1狀態(tài)翻轉(zhuǎn)，，的值由上一個(gè)時(shí)鐘作用時(shí)的1→0，產(chǎn)生了下降沿，作用到觸發(fā)器2的時(shí)鐘端，使觸發(fā)器2的狀態(tài)也能夠翻轉(zhuǎn)為相反的狀態(tài)，，此時(shí)計(jì)數(shù)器得狀態(tài)為0010；加入第三個(gè)時(shí)鐘脈沖，觸發(fā)器1得狀態(tài)發(fā)生變化，，計(jì)數(shù)器狀態(tài)轉(zhuǎn)換為0011；加入第四個(gè)時(shí)鐘脈沖，觸發(fā)器1狀態(tài)翻轉(zhuǎn)，，的下降沿又使觸發(fā)器2的狀態(tài)發(fā)生變化，，的下降沿又使觸發(fā)器3的狀態(tài)發(fā)生變化，，此時(shí)計(jì)數(shù)器的狀態(tài)為0100，如此可以作出一系列計(jì)數(shù)脈沖作用下，計(jì)數(shù)器的輸出狀態(tài)轉(zhuǎn)換情況。

 

表6.6.1  4位二進(jìn)制異步計(jì)數(shù)器狀態(tài)轉(zhuǎn)移表
時(shí) 鐘 CP	初    態(tài)				次    態(tài)
	Q4	Q3	Q2	Q1	Q4	Q3	Q2	Q1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16	0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1(↓) 0 0 0 0 1 1 1 1(↓)	0 0 1 1(↓) 0 0 1 1(↓) 0 0 1 1(↓) 0 0 1 1(↓)	0   1 (↓) 0 1 (↓) 0 1(↓) 0 1(↓) 0 1(↓) 0 1(↓) 0 1(↓) 0 1(↓)	0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0	0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0	0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0	1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

從表中的分析可以看出，某一位的觸發(fā)器狀態(tài)是否發(fā)生變化，取決于比它更低位的觸發(fā)器輸出結(jié)果是否有下降沿產(chǎn)生，這樣就會(huì)造成計(jì)數(shù)狀態(tài)變化的時(shí)延，計(jì)算速度比同步計(jì)數(shù)器慢，但是其電路比較簡(jiǎn)單。

狀態(tài)轉(zhuǎn)換圖與同步計(jì)數(shù)器相同，在此不在贅述。

2. 集成異步計(jì)數(shù)器

圖6.6.4為二－五－十進(jìn)制異步計(jì)數(shù)器74L2S90內(nèi)部電路結(jié)構(gòu)。電路由四個(gè)JK觸發(fā)器組成，有兩個(gè)時(shí)鐘輸入端，時(shí)鐘端不同的組合可以達(dá)到多種計(jì)數(shù)進(jìn)制的要求。S₉₍₁₎、S₉₍₂₎和R₀₍₁₎、R₀₍₂₎為計(jì)數(shù)器置9端和復(fù)位端。

74LS290的計(jì)數(shù)功能如表6.6.2所示。

表6.6.2 74LS90功能表
R0(1)	R0(2)	S0(1)	S0(2)	CP1	CP2	Q4	Q3	Q2	Q1
1 1 ×	1 1 ×	0 × 1	× 0 1	× × ×	× × ×	0 0 1	0 0 0	0 0 0	0 0 1
R0(1)·R0(2)＝S0(1)·S0(2)＝0				CP 0 CP Q4	0 CP Q1 CP	二進(jìn)制計(jì)數(shù) 五進(jìn)制計(jì)數(shù) 8421BCD碼十進(jìn)制計(jì)數(shù) 5421BCD碼十進(jìn)制計(jì)數(shù)

 

    從表中可以看出74LS290具有多種計(jì)數(shù)模式。當(dāng)計(jì)數(shù)輸入端加在CP₁，CP₂不加入計(jì)數(shù)脈沖，Q₁作為計(jì)數(shù)結(jié)果的輸出端，則74LS290工作在二進(jìn)制計(jì)數(shù)方式，輸出是對(duì)輸入信號(hào)的二分頻。當(dāng)計(jì)數(shù)脈沖加到CP₂，CP₁不加入計(jì)數(shù)脈沖，Q₂、Q₃、Q₄作為計(jì)數(shù)結(jié)果的輸出端，則74LS290工作在五進(jìn)制計(jì)數(shù)方式。當(dāng)計(jì)數(shù)脈沖加到CP₁，CP₂接輸出端Q₁，Q₁、Q₂、Q₃、Q₄作為計(jì)數(shù)結(jié)果的輸出端，則74LS290工作在十進(jìn)制計(jì)數(shù)方式，以8421BCD碼方式輸出。當(dāng)計(jì)數(shù)脈沖加到CP₂，CP₁接輸出端Q₄，Q₁、Q₂、Q₃、Q₄作為計(jì)數(shù)結(jié)果的輸出端，則74LS290也是工作在十進(jìn)制計(jì)數(shù)方式，但是輸出端以5421BCD碼方式輸出。74LS290的邏輯簡(jiǎn)圖如圖6.6.5所示。

   利用74LS290的置位和復(fù)位端同樣可以構(gòu)成十以下的任何一種進(jìn)制數(shù)的運(yùn)算。圖6.6.6為用74LS290組成七進(jìn)制計(jì)數(shù)器的電路。其工作原理可以結(jié)合前面講到的復(fù)位法獲得任意進(jìn)制數(shù)的計(jì)數(shù)，請(qǐng)讀者自己分析其狀態(tài)轉(zhuǎn)換圖。

圖6.6.7為12位異步二進(jìn)制計(jì)數(shù)器CC4040內(nèi)部邏輯電路，電路由12個(gè)觸發(fā)器組成，每個(gè)觸發(fā)器的輸入取決于前級(jí)的輸出，對(duì)應(yīng)12個(gè)輸出端。為計(jì)數(shù)脈沖的輸入端，下降沿計(jì)數(shù)。R為異步復(fù)位端，高電平有效。Q₁～Q₁₂為計(jì)數(shù)結(jié)果輸出端。CD4040的最大計(jì)數(shù)可達(dá)十進(jìn)制數(shù)的2¹²。

利用CD4040可以構(gòu)成分頻系數(shù)較大的分頻電路。如果輸入到端的信號(hào)的頻率為4096Hz，則輸出端Q₁₂的信號(hào)頻率1 Hz(2¹² 分頻)。

集成中規(guī)模異步計(jì)數(shù)器還有：4位二進(jìn)制異步計(jì)數(shù)器74LS197、74 LS 293、74 LS 393，7位二進(jìn)制異步計(jì)數(shù)器CC4024，14位異步計(jì)數(shù)器CD4020、CD4060，十進(jìn)制異步計(jì)數(shù)器74LS196、74LS90，雙二－五－十進(jìn)制異步計(jì)數(shù)器74LS390，異步雙十進(jìn)制異步計(jì)數(shù)器74LS490等。

例6.6.1 分析圖6.6.8異步計(jì)數(shù)器電路

 
 

解：結(jié)合電路可以寫出各個(gè)JK觸發(fā)器的時(shí)鐘信號(hào)

                            (6.6.2)

均為下降沿計(jì)數(shù)。

    根據(jù)電路寫出3個(gè)JK觸發(fā)器的驅(qū)動(dòng)方程為

                    (6.6.3)

    根據(jù)JK觸發(fā)器的特性方程，可以得到3個(gè)JK觸發(fā)器的狀態(tài)方程為

                  (6.6.4)

    有了狀態(tài)轉(zhuǎn)移方程可以假設(shè)電路的初始狀態(tài)為000，然后加入時(shí)鐘脈沖，得到各個(gè)觸發(fā)器的新?tīng)顟B(tài)。第一個(gè)時(shí)鐘脈沖的下降沿到來(lái)時(shí)，該下降沿作用在觸發(fā)器1和觸發(fā)器3上，這兩個(gè)觸發(fā)器的狀態(tài)都可能發(fā)生翻轉(zhuǎn)，此時(shí)3個(gè)觸發(fā)器的初態(tài)為，將初態(tài)值及時(shí)鐘的下降沿代入式（6.6.4），Q₁的狀態(tài)會(huì)發(fā)生變化，得到，此時(shí)Q₁的上升沿作用到了觸發(fā)器2上，由于觸發(fā)器2也是下降沿觸發(fā)，所以此時(shí)的Q₂狀態(tài)不會(huì)發(fā)生變化，得到，對(duì)于觸發(fā)器3，由于，得到，于是第一個(gè)時(shí)鐘脈沖之后，得到計(jì)數(shù)器的新?tīng)顟B(tài)為001。當(dāng)?shù)诙€(gè)時(shí)鐘脈沖的下降沿到來(lái)時(shí)，同樣的分析方法，結(jié)合式（6.6.4）以及前一個(gè)狀態(tài)作為現(xiàn)在時(shí)鐘作用時(shí)的初態(tài)，得到新的狀態(tài)為010，分析所得到的狀態(tài)轉(zhuǎn)移關(guān)系如表6.6.3所示。

表6.6.3中表示出了初始狀態(tài)000，輸入5個(gè)時(shí)鐘脈沖后回到初始狀態(tài)的循環(huán)。由此可見(jiàn)該計(jì)數(shù)器完成的功能是五進(jìn)制計(jì)數(shù)。將五進(jìn)制計(jì)數(shù)循環(huán)之外的狀態(tài)帶入式

6.6.4，可以得到次態(tài)的結(jié)果，如表6.6.3所示。作出狀態(tài)轉(zhuǎn)換圖如圖6.6.9所示。

 

表6.6.3  例6.6.1狀態(tài)轉(zhuǎn)移表
	時(shí) 鐘 CP	初    態(tài)			次    態(tài)
		Q3	Q2	Q1	Q3	Q2	Q1
有效狀態(tài)	1 2 3 4 5	0 0 0 0 1	0 0 1 1 0	0 1 (↓) 0 1 (↓) 0	0 0 0 1 0	0 1 1 0 0	1 0 1 0 0
偏離狀態(tài)	↓ ↓ ↓	1 1 1	0 1 1	1 (↓) 0 1 (↓)	0 0 0	1 1 0	0 0 0

 

 

從狀態(tài)轉(zhuǎn)換圖可以看出該異步計(jì)數(shù)器能夠自啟動(dòng)。從脈沖異步時(shí)序邏輯電路的分析來(lái)看，方法基本上和同步時(shí)序邏輯電路的分析相同。在分析中，觸發(fā)器下一個(gè)邏輯狀態(tài)的得出，必須考慮該觸發(fā)器的時(shí)鐘端是否有觸發(fā)信號(hào)的下降沿。

 

6.6.2電平異步時(shí)序邏輯電路分析

    電平異步時(shí)序邏輯電路的特點(diǎn)是：電路的狀態(tài)改變是由輸入信號(hào)電位的變化直接引起的，而脈沖異步時(shí)序電路狀態(tài)的改變是由于輸入脈沖信號(hào)的邊沿（上升沿或者下降沿）；電路的二次狀態(tài)和激勵(lì)狀態(tài)僅僅相差一個(gè)時(shí)間延遲，即二次狀態(tài)是激勵(lì)狀態(tài)延時(shí)后的再現(xiàn)；輸入信號(hào)的一次變化可能引起二次狀態(tài)多次變化；電路中存在穩(wěn)態(tài)和非穩(wěn)態(tài)。

電平異步時(shí)序邏輯電路的分析方法為：寫出激勵(lì)函數(shù)表達(dá)式、作出流程表、作出總態(tài)圖、總結(jié)邏輯功能。

例6.6.2：分析圖6.6.10所示電平異步時(shí)序邏輯電路。

 
 

解：電路中有一個(gè)輸入端x,三個(gè)輸出端Y₁、Y₂和Z，同時(shí)將Y₁和Y₂反饋到電路的或-非門中。

       （1）寫出激勵(lì)函數(shù)表達(dá)式與輸出狀態(tài)表達(dá)式

             

                                    (6.6.6)

（2）作流程表

流程表反映的是電路中輸出端和輸入端之間的關(guān)系，表格中包括輸出信號(hào)Y₁和Y₂、激勵(lì)狀態(tài)、輸入信號(hào)x、二次狀態(tài)y₂y₁等之間的關(guān)系。例6.6.2的流程表如表6.6.4所示。在流程表中，按照編碼相鄰的原則依次列出輸入端的所用可能組合情況，本例中輸入只有一個(gè)量x，所以其組合的情況只有兩種。表格左列列出所有二次狀態(tài)，也是采用相鄰編碼的方式列出其組合情況，這里二次狀態(tài)有y₂y₁，其組合的可能性是4種。根據(jù)輸入量和二次狀態(tài)的取值，結(jié)合激勵(lì)函數(shù)表達(dá)式（6.6.5）式，將運(yùn)算得到的激勵(lì)狀態(tài)填入表中。例如，當(dāng)時(shí)，假設(shè)此時(shí)二次狀態(tài)為，代入式（6.6.5）中，可以得到激勵(lì)狀態(tài)為01。如果時(shí)，假設(shè)此時(shí)二次狀態(tài)為，代入式（6.6.5）中，可以得到激勵(lì)狀態(tài)為00。按照這樣的方法依次將輸入量x的取值和二次狀態(tài)的取值帶入式（6.6.5）得到表6.6.4所有激勵(lì)狀態(tài)。

 

 

表6.6.4  例6.6.2流程表
二次狀態(tài)		激勵(lì)狀態(tài)Y2Y1
y2	y1
0 0 1 1	0 1 1 0	01/1 01/0 10/0 10/0	00/1 11/0 11/0 00/0

 

在表6.6.4中，如果二次狀態(tài)為00，輸入時(shí)，得到的激勵(lì)狀態(tài)為01，與二次狀態(tài)不同，所以00這樣的二次狀態(tài)在輸入時(shí)，為非穩(wěn)態(tài)；如果二次狀態(tài)為00，輸入時(shí)，得到的激勵(lì)狀態(tài)為00，與二次狀態(tài)相同，所以00這樣的二次狀態(tài)在輸入時(shí)，為穩(wěn)態(tài)。表中將穩(wěn)態(tài)用圓圈圈出，非穩(wěn)態(tài)沒(méi)有圈出。

從表6.6.4中看出電路有4個(gè)穩(wěn)定狀態(tài)，分別為00、01、11和10。狀態(tài)之間的轉(zhuǎn)化是在輸入量x的作用下完成的。

    （3）作出時(shí)間圖

為了較容易作出時(shí)間圖，先作出總態(tài)響應(yīng)序列，然后在根據(jù)總態(tài)響應(yīng)序列作出時(shí)間圖。總態(tài)是指電路輸入和二次狀態(tài)的組合。流程表中行列對(duì)應(yīng)的狀態(tài)就是總態(tài)?？倯B(tài)圖是反映電路穩(wěn)定狀態(tài)之間轉(zhuǎn)換關(guān)系及相應(yīng)輸出的一種有圖形。下面通過(guò)作總態(tài)圖的方法來(lái)表現(xiàn)狀態(tài)之間的轉(zhuǎn)化。設(shè)輸入量x的值作如下變化循環(huán)：1→0→1→0→1，設(shè)在時(shí)，初始狀態(tài)為Y₂ = Y₁ = 0，即初始總態(tài)為（1，00）。根據(jù)流程表可以列出總態(tài)響應(yīng)序列為

 

時(shí)刻( t )：	t0	t1		t2	t3	t4
輸入( x ):	1	0		1	0	1
總態(tài)(x,y2y1):	(1, 00)	(0, 00) (0, 01)		(1, 01) (1, 11)	(0, 11) (0, 10)	(1, 10) (1, 00)
輸出Z：	1	0	0		0	1

 
 

從總態(tài)響應(yīng)序列看出，如果某一時(shí)刻下面只有一個(gè)總態(tài)，那么這個(gè)這個(gè)總態(tài)是穩(wěn)定的，如t₀時(shí)刻的總態(tài)(1, 00)；如果某時(shí)刻下面有兩個(gè)或多個(gè)總態(tài)，則最下面的那個(gè)總態(tài)才是穩(wěn)定的，其它總態(tài)均為不穩(wěn)定總態(tài)，如t₁時(shí)刻的總態(tài)(0, 00)為不穩(wěn)定總態(tài)，下面的總態(tài)(0, 01)為穩(wěn)定總態(tài)。

根據(jù)總態(tài)響應(yīng)序列，作出時(shí)間圖如圖6.6.11所示。圖中t₀時(shí)刻總態(tài)為(1, 00)，即x = 1，y₂ =0，y₁ =0，此狀態(tài)保留到t₁時(shí)刻，由此可以作出t₀～t₁時(shí)間段的波形。在t₁時(shí)刻的總態(tài)為(0, 00)，即x=0，y₂ =0，y₁ =0，此狀態(tài)是不穩(wěn)定的，其持續(xù)時(shí)間為Dt，由此可以作出t₁～t’₁時(shí)間段的波形。在t’₁時(shí)刻，總態(tài)為(0, 01)，即x = 0，y₂ =0，y₁ =1，此狀態(tài)是穩(wěn)定的，該總態(tài)一直保留到輸入x的值發(fā)生變化的t₂時(shí)刻。按此方法，可以作出輸入x的序列作用下，電路完整的時(shí)間圖。

根據(jù)總態(tài)響應(yīng)序列，還可以作出總態(tài)轉(zhuǎn)換圖如圖6.6.12所示。從總態(tài)轉(zhuǎn)換圖中可以看出該電路是一個(gè)輸入數(shù)值變化的監(jiān)測(cè)器，如果輸入信號(hào)x變化了4次，則完成4個(gè)狀態(tài)的循環(huán)。