6.1 比較說明時序邏輯電路與組合邏輯電路的區(qū)別。

6.2 同步時序邏輯電路與異步時序邏輯電路的各有什么特點？

6.3 分析圖T6.1所示時序邏輯電路，寫出電路的驅(qū)動方程、狀態(tài)轉(zhuǎn)移方程和輸出方程，畫出狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動，分析邏輯功能。

 

6.4 分析圖T6.2所示時序邏輯電路，寫出電路的驅(qū)動方程、狀態(tài)轉(zhuǎn)移方程和輸出方程，畫出狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動，分析邏輯功能。 
 

6.5 分析圖T6.3所示時序邏輯電路，寫出電路的驅(qū)動方程、狀態(tài)轉(zhuǎn)移方程和輸出方程，畫出狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動，分析邏輯功能。

6.6 用D觸發(fā)器設(shè)計一個九進(jìn)制同步計數(shù)器。

6.7 用JK觸發(fā)器設(shè)計一個十三進(jìn)制同步計數(shù)器

6.8 根據(jù)圖T6.4所示狀態(tài)轉(zhuǎn)換圖，用JK觸發(fā)器設(shè)計同步時序邏輯電路，并且畫出所設(shè)計電路的完整狀態(tài)轉(zhuǎn)換圖。

6.9 根據(jù)圖T6.5所給狀態(tài)轉(zhuǎn)換圖，用JK觸發(fā)器設(shè)計該同步時序電路。 

6.10設(shè)計一個同步時序邏輯電路，要求輸入時鐘脈沖作用下，輸出端電壓波形滿足圖T6.6的要求。

6.11 用JK觸發(fā)器設(shè)計一個可逆六進(jìn)制計數(shù)器，要求當(dāng)控制信號A＝1時，作加法計數(shù)；當(dāng)控制信號A＝0時，作減法計數(shù)。

6.13 某一觸發(fā)器的特性方程為，要求：

（1）用JK觸發(fā)器實現(xiàn)該觸發(fā)器功能；

（2）用該觸發(fā)器設(shè)計4進(jìn)制計數(shù)器。

6.12 設(shè)計一個可控同步計數(shù)器，M₁、M₀為控制信號，要求：

（1）M₁＝M₀＝00時，維持原狀態(tài)；

（2）M₁＝M₀＝01時，實現(xiàn)3進(jìn)制計數(shù)；

（3）M₁＝M₀＝10時，實現(xiàn)5進(jìn)制計數(shù)；

（4）M₁＝M₀＝11時，實現(xiàn)7進(jìn)制計數(shù)；

6.14 某數(shù)字通信系統(tǒng)中使用的同步碼為00010011（左位在前），試設(shè)計該同步碼檢測電路，當(dāng)接收到該同步碼時，輸出Y＝1；未收到該同步碼時輸出Y＝0。

6.15 試用JK觸發(fā)器設(shè)計一個同步時序邏輯電路，當(dāng)連續(xù)輸入三個或三個以上的1時，輸出為1，否則為0。

6.16 用T觸發(fā)器設(shè)計一個三位二進(jìn)制計數(shù)器。

6.17 試用CC4017產(chǎn)生1011001序列信號。

6.18 圖T6.7所示為利用中規(guī)模4位雙向移位寄存器CC40194組成的移位寄存器型分頻器電路，分析其分頻比，作出狀態(tài)轉(zhuǎn)換圖。

 
 

6.19 圖T6.8是由集成4位雙向移位寄存器74LS194和3-8線譯碼器74LS138組成的雙序列產(chǎn)生器，分析該電路的狀態(tài)轉(zhuǎn)移關(guān)系，作出狀態(tài)轉(zhuǎn)換表，寫出輸出端Y₁和Y₂的序列碼。

6.20 分析圖T6.9中規(guī)模集成電路74LS161組成的計數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖，判斷計數(shù)器的模值。
 

6.21 分析圖T6.10中規(guī)模集成電路74LS161組成的計數(shù)器，判斷計數(shù)器的模值，指出輸出端Y的信號的頻率是多少？

 

6.22 分析圖T6.11所示電路，畫出狀態(tài)轉(zhuǎn)換圖，指出該計數(shù)器的模值是多少。

 

6.23 圖T6.12中為二－十進(jìn)制編碼器74LS147和十進(jìn)制計數(shù)器74LS160組成的可控分頻器。輸入計數(shù)脈沖的頻率為100KHz分析當(dāng)控制開關(guān)接分別單獨合上時，輸出端信號Y的頻率是多少？

6.24 用同步十進(jìn)制計數(shù)器74LS160設(shè)計一個五進(jìn)制計數(shù)器。要求分別用復(fù)位法和置數(shù)法來實現(xiàn)電路要求。

6.25 用中規(guī)模集成十進(jìn)制計數(shù)器74LS160，設(shè)計一個24進(jìn)制計數(shù)器，可以附加必要的門電路。

6.26 分析圖T6.13中的脈沖異步時序邏輯電路，寫出驅(qū)動方程、狀態(tài)方程，畫出狀態(tài)轉(zhuǎn)換圖，判斷能否自啟動，說明其邏輯功能。

 
 

6.27 分析圖T6.14所示電路，指出其計數(shù)的模值，如果輸入時鐘信號的頻率為f，則輸出端Q₇的頻率為多少。

 
 

6.28 有一個方波信號頻率為5KHz，現(xiàn)要得到一個頻率為50Hz的信號，試用12位二進(jìn)制計數(shù)器CD4040實現(xiàn)該要求，可以附加必要的邏輯門電路。
 

6.29 分析圖T6.15所示電平異步時序邏輯電路，作出流程表和時間圖，說明該電路的功能。