9.3.1  什么是EDA技術(shù)

如果現(xiàn)代數(shù)字系統(tǒng)設(shè)計還依靠手工來進行已經(jīng)無法滿足設(shè)計要求了?，F(xiàn)代數(shù)字系統(tǒng)的設(shè)計工作通常都是在計算機上采用EDA技術(shù)完成。EDA技術(shù)以計算機硬件和系統(tǒng)軟件為基本工作平臺，采用EDA通用支撐軟件和應(yīng)用軟件包，在計算機上幫助電子設(shè)計工程師完成電路的功能設(shè)計、邏輯設(shè)計、性能分析、時序測試直至PCB(印刷電路板)的自動設(shè)計等。在EDA軟件的支持下，設(shè)計師完成對系統(tǒng)功能的描述，由計算機軟件進行處理得到設(shè)計結(jié)果。利用EDA設(shè)計工具，設(shè)計師可以預(yù)知設(shè)計結(jié)果，減少設(shè)計的盲目性，極大地提高設(shè)計的效率。

EDA通用支撐軟件和應(yīng)用軟件包涉及到電路和系統(tǒng)、數(shù)據(jù)庫、圖形學(xué)、圖論和拓撲邏輯、計算數(shù)學(xué)、優(yōu)化理論等許多學(xué)科，EDA軟件包括自動化程度，功能完善度，運行速度，操作界面，數(shù)據(jù)開放性和互換性(不同廠商的EDA軟件可相互兼容)等技術(shù)指標。

EDA設(shè)計技術(shù)包括電子電路設(shè)計的各個領(lǐng)域：即從低頻電路到高頻電路、從線性電路到非線性電路、從模擬電路到數(shù)字電路、從分立電路到集成電路的全部設(shè)計過程，涉及到電子工程師進行產(chǎn)品開發(fā)的整個過程，以及電子產(chǎn)品生產(chǎn)的整個過程中需要由計算機提供的各種輔助工作。

9.3.2  EDA的技術(shù)的基本特征

EDA技術(shù)是采用高級語言來描述，具有系統(tǒng)級仿真和綜合能力是EDA技術(shù)的基本特征。與這些基本特征有關(guān)的幾個概念如下。

一、“自頂向下"設(shè)計方法

“自頂向下”(Top-down)的設(shè)計方法從系統(tǒng)級設(shè)計入手，首先進行功能方框圖的劃分與結(jié)構(gòu)設(shè)計，然后進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述，在功能級進行驗證。驗證后用邏輯綜合優(yōu)化軟件生成門級邏輯電路的網(wǎng)表，從而可設(shè)計出對應(yīng)的印刷電路板或?qū)Ｓ眉呻娐贰?ldquo;自頂向下"的設(shè)計方法可在早期發(fā)現(xiàn)產(chǎn)品結(jié)構(gòu)設(shè)計中的錯誤，在EDA技術(shù)中被廣泛采用。

在進行了最頂層次的系統(tǒng)設(shè)計之后，則逐級向下。在系統(tǒng)整體設(shè)計和驗證完成之后，可能需要進行邏輯劃分，在電路很大時還要將整個電路劃分為若干個子模塊，并對各子模塊進行描述和驗證。然后，進行版圖設(shè)計即進行布局和布線，把標準單元功能塊放置在適當位置上，完成各單元之間的連線，并鎖定輸入／輸出管腳，最后完成系統(tǒng)的設(shè)計。

1. 描述

描述是指設(shè)計者將自己的設(shè)計輸入到計算機中。目前有兩種描述方式，原理圖方式和硬件描述語言(Hardware Description Language，HDL)輸入方式。

原理圖輸入方式是指使用設(shè)計的圖形界面，將代表邏輯元件的符號連接起來。輸入中可以使用單個門電路，也可以使用由門電路構(gòu)成的功能塊。

硬件描述語言輸入方式指設(shè)計者將設(shè)計抽象化、模型化和形式化，突出數(shù)字邏輯結(jié)構(gòu)和數(shù)字電路的延遲特性，輸入設(shè)計的結(jié)構(gòu)特性、行為特性和幾何特性。硬件描述語言的突出優(yōu)點是：語言的公開可利用性；設(shè)計與工藝的無關(guān)性；寬范圍的描述能力；便于組織大規(guī)模系統(tǒng)的設(shè)計；便于設(shè)計的復(fù)用和繼承等。與原理圖輸入設(shè)計方法相比較，硬件描述語言更適合規(guī)模日益增大的電子系統(tǒng)。硬件描述語言使得設(shè)計師在比較抽象的層次上描述設(shè)計的結(jié)構(gòu)和內(nèi)部特征，是進行邏輯綜合優(yōu)化的重要工具。第八章已介紹目前最常用的硬件描述語言。

以上兩種方式相比，各有優(yōu)缺點。原理圖方式簡單、直觀，對比較簡單的設(shè)計較適合。但如果系統(tǒng)比較復(fù)雜，用這種方式就比較繁瑣。硬件描述語言簡練、精確，設(shè)計復(fù)雜系統(tǒng)時更能顯示其描述能力。

2. 驗證

每一層次的設(shè)計完成之后，都要經(jīng)過驗證。只有證明正確以后，才能進入下一層次的設(shè)計。驗證就是根據(jù)描述和公理證明該描述所實現(xiàn)的功能是否與要求的功能等效。

目前，常見的設(shè)計驗證包括模型驗證、仿真驗證和電路驗證。

模型驗證的原理是，根據(jù)設(shè)計目標建立目標系統(tǒng)的形式化模型(也叫驗證規(guī)范)，再以形式化模型為基礎(chǔ)，對數(shù)字電路的設(shè)計結(jié)果進行檢驗。通過模型驗證，可以檢驗出系統(tǒng)的設(shè)計缺陷，也可檢驗出系統(tǒng)是否完全符合設(shè)計要求。

仿真驗證實際上是一種測試技術(shù)，即用軟件數(shù)據(jù)對設(shè)計結(jié)果進行測試，可以測試設(shè)計的功能以及最壞條件下設(shè)計的性能。仿真驗證的重要內(nèi)容是設(shè)計合理的測試輸入數(shù)據(jù)(也叫測試矢量)，把測試矢量作為所設(shè)計數(shù)字電路的仿真激勵，通過觀察仿真輸出的結(jié)果(一般是系統(tǒng)的時序圖)分析設(shè)計結(jié)果是否工作正常。仿真有功能仿真和時序仿真兩種方式，功能仿真可以在用具體電路或器件實現(xiàn)設(shè)計之前，判斷所設(shè)計的數(shù)字電路結(jié)構(gòu)是否具有所要求的邏輯功能，以便糾正邏輯設(shè)計中的錯誤。時序仿真則是在加入電路時間參數(shù)和電氣參數(shù)條件下，對所設(shè)計數(shù)字電路的邏輯功能進行仿真。這是對設(shè)計進行的全面仿真驗證，可以檢驗映射、布局、布線和各電路在考慮延遲條件下的邏輯功能是否正確，電路工作速度能否達到設(shè)計要求。

電路驗證是指FPGA、CPLD寫入或ASIC器件制作好后，對器件進行實際測試，這是對設(shè)計結(jié)果的最終驗證。

3. 布局布線

布局布線是指完成各模塊電路在器件中的放置以及它們之間的互聯(lián)，并定義器件的輸入／輸出管腳。這是EDA設(shè)計的一個重要方面，布局布線是否合理、有效直接關(guān)系到系統(tǒng)的實現(xiàn)。例如，在FPGA或CPLD應(yīng)用中，一個系統(tǒng)本來可以由某個型號的器件實現(xiàn)，但由于布局布線不合理，可能使這個器件不能裝下整個設(shè)計，或使系統(tǒng)的性能因此降低。

目前，有自動布線和人工布線兩種方式。自動布線是指設(shè)計者定義輸入／輸出管腳后，由EDA設(shè)計軟件根據(jù)設(shè)計電路以及設(shè)計者安排的管腳位置自動完成電路之間的互聯(lián)。人工布線是指設(shè)計者進行手工布線。自動布線方式可以減輕設(shè)計者的負擔(dān)，并在布線過程中進行電路優(yōu)化，使最后的實現(xiàn)簡捷、有效。但器件的利用率受一定的影響，如有些結(jié)構(gòu)的器件不能做到100％的布通率。人工布線比較繁瑣，但設(shè)計者可以控制設(shè)計電路的互連，在某些情況下也很有用。

二、邏輯的綜合與優(yōu)化

邏輯綜合功能可以將高層次的系統(tǒng)行為設(shè)計自動翻譯成門級邏輯的電路描述，可以使設(shè)計和工藝互相獨立。而優(yōu)化則是將上述綜合后生成的網(wǎng)表，根據(jù)邏輯代數(shù)等效化簡的原則，用更小、更快的綜合結(jié)果替代一些復(fù)雜的邏輯電路單元，最后生成新的網(wǎng)表。

三、開放性和標準化

EDA系統(tǒng)的框架是一種軟件平臺結(jié)構(gòu)，它可以給不同的EDA工具提供操作環(huán)境?？蚣芴峁┡c硬件平臺無關(guān)的圖形用戶界面以及工具之間的通信、設(shè)計數(shù)據(jù)和設(shè)計流程的管理，以及各種與數(shù)據(jù)庫相關(guān)的服務(wù)項目等。一個符合標準的開放式框架結(jié)構(gòu)EDA系統(tǒng)可以和其他廠商的EDA工具一起進行設(shè)計工作?？蚣茏鳛橐惶资褂煤团渲肊DA軟件包的規(guī)范，可以實現(xiàn)各種EDA工具間的優(yōu)化組合，將各種EDA工具集成在一個統(tǒng)一管理的環(huán)境之下，實現(xiàn)了資源共享，又可提高設(shè)計效率。

四．仿真器

仿真器又稱模擬器，它被用來幫助設(shè)計師驗證設(shè)計的正確性。在硬件系統(tǒng)設(shè)計的各個環(huán)節(jié)都需用到仿真器。在現(xiàn)代數(shù)字系統(tǒng)設(shè)計中，硬件系統(tǒng)由數(shù)字邏輯器件以及它們之間的互連來表示。通過仿真可以確定系統(tǒng)的輸入輸出關(guān)系即把每一個數(shù)字邏輯器件映射為一個或幾個過程，將整個系統(tǒng)映射為由進程互連構(gòu)成的進程網(wǎng)絡(luò)。仿真模型就是用這種由進程互連組成的網(wǎng)絡(luò)設(shè)計完成的。

9.3.3   EDA的基本方法

EDA工具的基本特點是以數(shù)字信號處理為基礎(chǔ)，無論是模擬信號還是數(shù)字信號，全部轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)進行計算處理。

一、數(shù)字信號處理方法

在EDA工具中，所有的信號以數(shù)據(jù)形式提供，系統(tǒng)以計算公式的方式出現(xiàn)。在分析和設(shè)計數(shù)字邏輯系統(tǒng)的EDA工具中，主要的數(shù)字信號處理方法包括以下幾種。

1．邏輯信號處理是EDA工具中的重要內(nèi)容和技術(shù)。邏輯信號處理包括兩個含義，一個是邏輯運算中的數(shù)字信號處理，另一個是電路仿真中對邏輯電平判別時的邏輯信號處理。對于邏輯運算中的數(shù)字信號處理基本不存在誤差，只存在邏輯函數(shù)編程的執(zhí)行順序問題。對于邏輯電平判別，則存在計算精度的問題，但對電路仿真的影響不大。

2．延遲處理

延遲處理使用的也是數(shù)字信號處理技術(shù)。延遲處理中主要是處理延遲時間，計算精度取決于軟件所設(shè)置的時間分辨率和時間分辨率的計算方法。

3．器件匹配處理

器件匹配的目的是要把所設(shè)計的數(shù)字邏輯系統(tǒng)用相應(yīng)的器件實現(xiàn)，這時主要是進行數(shù)字信號處理，其計算與器件結(jié)構(gòu)和軟件驅(qū)動的原理有關(guān)。

4．電路級信號處理

在EDA工具中，電路級信號處理是最敏感的部分，主要是因為這里全部是模擬信號的處理。對模擬信號的數(shù)字處理，精度是最重要的技術(shù)指標。

二、輸入方法

在使用EDA工具時，希望能使用不同的方法把用戶的設(shè)計結(jié)果輸入計算機，以便用EDA工具進行處理。工程中一般有3種方法輸入用戶的設(shè)計結(jié)果。

1．圖形輸入

所謂圖形輸入，就是直接輸入所設(shè)計的數(shù)字邏輯系統(tǒng)的邏輯圖，通常使用數(shù)字電路圖形符號。這種輸入方法比較直觀，初學(xué)者容易掌握。但當系統(tǒng)比較復(fù)雜時，由于使用圖形輸入時，邏輯綜合的工作是由設(shè)計者完成的，使用圖形法就不合適了。

2．語言輸入

硬件描述語言(目前主要是面向寄存器的硬件描述語言)，可以用計算機語言對所要設(shè)計的數(shù)字邏輯系統(tǒng)進行描述，因此可以充分發(fā)揮EDA軟件的分析、簡化和優(yōu)化的功能。在設(shè)計比較復(fù)雜的數(shù)字邏輯系統(tǒng)時，一般都采用語言輸入方法。同時，由于語言具有軟件平臺和器件無關(guān)性，因此，使用語言設(shè)計的數(shù)字邏輯系統(tǒng)可以十分方便地用于不同的集成器件。

3．狀態(tài)輸入

所謂狀態(tài)輸入，是近十年來新出現(xiàn)的一種基于寄存器的數(shù)字邏輯設(shè)計輸入方法。狀態(tài)輸入是由用戶把所要設(shè)計系統(tǒng)的所有狀態(tài)以及各狀態(tài)之間的轉(zhuǎn)換關(guān)系和輸出函數(shù)，通過圖形和文字的方式輸入計算機，由計算機對其進行邏輯和電路綜合。