日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網(wǎng)>源碼下載>VHDL/Verilog/EDA源碼>

ISE環(huán)境下基于Verilog代碼的仿真測試pdf下載

大?。?/span>311KB 人氣: 2018-02-24 需要積分:3
{$username}的空間

用戶級別:注冊會員

貢獻(xiàn)文章:

貢獻(xiàn)資料:

ISE環(huán)境下基于Verilog代碼的仿真測試

ISE 環(huán)境下基于 Verilog 代碼的仿真測試 在 Verilog 源代碼編寫完畢后,需要編寫測試平臺來驗證所設(shè)計的模塊是否 滿足要求。ISE 軟件提供了兩種測試平臺的建立方法,一種是使用 HDL Bencher 的圖形化波形編輯功能編寫,即波形圖仿真;另一種就是利用 HDL 語言,即代 碼仿真。由于后者功能更加強大,所以這里舉例介紹基于 Verilog 語言的測試平 臺建立方法。 本例為一個計數(shù)分頻時序電路,主要是將 10MHz 的時鐘頻率分頻為 500KHz 的時鐘,源代碼的編寫過程中需要定義一個計數(shù)器,以便準(zhǔn)確獲得 1/20 分頻。

第一步:建立工程后,編寫如下源代碼:

module fenpin(RESET,F10M,F500K);

input F10M,RESET; output F500K;

reg F500K;

reg[7:0] j;

always@(posedge F10M)

if(!RESET)

begin F500K<=0;

j<=0;

end

else

begin if(j==19) begin j<=0; F500K<=~F500K;

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關(guān)規(guī)定!

      ?
      铜鼓县| 孙吴县| 城市| 夏邑县| 平山县| 固安县| 北宁市| 兴山县| 博野县| 高雄市| 襄汾县| 本溪市| 海城市| 锡林郭勒盟| 鄂托克旗| 金秀| 深州市| 军事| 井研县| 高密市| 乌拉特中旗| 新兴县| 张家界市| 广水市| 田阳县| 甘洛县| 乳山市| 乐平市| 始兴县| 巴中市| 东乡族自治县| 界首市| 白河县| 七台河市| 平远县| 崇礼县| 百色市| 北碚区| 昌图县| 岳阳市| 长汀县|