基本情況
| 上傳文檔數(shù) | 下載文檔數(shù) | 收藏文檔數(shù) | 積分 |
|---|---|---|---|
| 1 | 7 | 0 | 571 |
上傳的資料（1個）
格式 資料名稱 瀏覽量 下載量 上傳時間 審核狀態(tài)
- 基于FPGA Verilog-HDL語言的串口設(shè)計 1405 3次 2017-02-12 10:20審核通過
- 基于FPGA Verilog-HDL語言的串口設(shè)計 1405 25次 2017-02-12 10:20審核通過
- 基于FPGA Verilog-HDL語言的串口設(shè)計 1405 7次 2017-02-12 10:20審核通過
