基本情況
| 上傳文檔數(shù) | 下載文檔數(shù) | 收藏文檔數(shù) | 積分 |
|---|---|---|---|
| 8 | 80 | 1 | 333 |
上傳的資料（8個）
格式 資料名稱 瀏覽量 下載量 上傳時間 審核狀態(tài)
- DDRIP的用戶接口是怎么用的 320 1次 2023-12-29 11:13審核通過
- FPGA高級時序綜合教程 681 9次 2023-08-07 16:07審核通過
- 理解FPGA的亞穩(wěn)定性 623 1次 2023-08-07 15:36審核通過
- C語言程序設(shè)計(ppt版) 1160 23次 2023-08-07 15:34審核通過
- FPGA的亞穩(wěn)定性詳細(xì)資料簡介 1519 3次 2020-07-03 11:36審核通過
- FPGA的亞穩(wěn)定性詳細(xì)資料簡介 1519 8次 2020-07-03 11:36審核通過
- QuartusⅡ軟件設(shè)計教程之靜態(tài)時序分析基本原理和時序分析模型說明 2683 2次 2020-07-03 11:32審核通過
- verilog_IEEE官方標(biāo)準(zhǔn)手冊-2005_IEEE_P13 5734 125次 2017-09-15 16:49審核通過
- verilog_IEEE官方標(biāo)準(zhǔn)手冊-2005_IEEE_P13 5734 38次 2017-09-15 16:49審核通過
- verilog_IEEE官方標(biāo)準(zhǔn)手冊-2005_IEEE_P13 5734 90次 2017-09-15 16:49審核通過
