基本情況
| 上傳文檔數(shù) | 下載文檔數(shù) | 收藏文檔數(shù) | 積分 |
|---|---|---|---|
| 3 | 6 | 0 | 73 |
上傳的資料（3個）
格式 資料名稱 瀏覽量 下載量 上傳時間 審核狀態(tài)
- Verilog典型電路設(shè)計_華為 448 16次 2014-04-13 19:09審核通過
- Verilog典型電路設(shè)計_華為 448 1次 2014-04-13 19:09審核通過
- 詳解優(yōu)質(zhì)有源三分頻電路 1855 4次 2014-04-13 19:08審核通過
- 詳解優(yōu)質(zhì)有源三分頻電路 1855 5次 2014-04-13 19:08審核通過
- 詳解優(yōu)質(zhì)有源三分頻電路 1855 31次 2014-04-13 19:08審核通過
- 圖書《CPLD/FPGA的開發(fā)與應(yīng)用》.徐志軍 553 2次 2014-04-13 19:06審核通過
- 圖書《CPLD/FPGA的開發(fā)與應(yīng)用》.徐志軍 553 15次 2014-04-13 19:06審核通過
