- yejunjie176的資料首頁
- yejunjie176上傳的資料（592個）
格式 資料名稱 瀏覽量 下載量 上傳時間審核狀態(tài)
- Verilog語言入門 823 5次 2016-10-29 08:40審核通過
- VHDL_VerilogHDL簡明教程 1104 4次 2016-10-29 08:40審核通過
- Verilog語言練習(xí)與講解1 754 2次 2016-10-29 08:39審核通過
- Verilog語言練習(xí)與講解2 715 1次 2016-10-29 08:38審核通過
- Verilog設(shè)計練習(xí)進階 758 4次 2016-10-29 08:37審核通過
- verilog開發(fā)的官方手冊 744 1次 2016-10-29 08:36審核通過
- Verilog基礎(chǔ)知識 722 1次 2016-10-29 08:35審核通過
- Verilog的135個經(jīng)典設(shè)計實例 1286 8次 2016-10-29 08:32審核通過
- Verilog HDL設(shè)計(提高) 882 1次 2016-10-29 08:30審核通過
- Verilog HDL設(shè)計(入門) 1073 14次 2016-10-28 16:27審核通過
- Verilog HDL設(shè)計(進階) 1023 9次 2016-10-28 13:51審核通過
- VerilogHDL掃盲文 1252 2次 2016-10-28 13:42審核通過
- verilogHDL精粹 942 4次 2016-10-28 13:39審核通過
- verilog_經(jīng)驗(適合初學(xué)者) 1457 1次 2016-10-28 13:39審核通過
- VHDL例程 half_adder源程序 727 0次 2016-10-28 09:14審核通過
- VHDL例程SPI源程序 977 5次 2016-10-28 09:14審核通過
- VHDL例程分頻器程序 860 1次 2016-10-28 09:14審核通過
- VHDL例程full_adder程序 626 1次 2016-10-28 09:13審核通過
- VHDL例程FIFO程序 829 3次 2016-10-28 09:13審核通過
- VHDL例程4選1選擇器 951 1次 2016-10-28 09:12審核通過
