AD9868是一款混合信號前端(MxFE?) IC，適合要求發(fā)射路徑和接收路徑功能的收發(fā)器應(yīng)用，數(shù)據(jù)速率最高可達(dá)80 MSPS。該器件是的低成本、引腳兼容版本，去除了電流放大器(IAMP) IOUTP功能，并將PLL VCO工作頻率范圍限制在80 MHz至200 MHz。
該器件非常適合半雙工和全雙工應(yīng)用。該數(shù)字接口極為靈活，可與支持半雙工或全雙工數(shù)據(jù)傳輸?shù)臄?shù)字后端實現(xiàn)簡單接口，因此AD9868經(jīng)常用來取代分立式ADC和DAC解決方案。省電模式能夠降低個別功能模塊的功耗，或者在半雙工應(yīng)用中關(guān)斷未使用的模塊。串行端口接口(SPI)允許對許多功能模塊進(jìn)行軟件編程。片內(nèi)PLL時鐘乘法器和頻率合成器提供所有需要的內(nèi)部時鐘，以及單晶振或時鐘源的外部時鐘。
發(fā)射信號路徑由2×/4×低通插值濾波器、10位TxDAC和線路驅(qū)動器組成。在輸入數(shù)據(jù)速率為80 MSPS時，發(fā)射路徑信號帶寬可以高達(dá)34 MHz。TxDAC提供差分電流輸出，可將該輸出直接導(dǎo)引至外部負(fù)載，或?qū)б羶?nèi)部低失真電流放大器(IAMP)，后者能夠提供17 dBm峰值信號功率。發(fā)射功率可以進(jìn)行數(shù)字控制，范圍為19.5 dB，步進(jìn)為0.5 dB。
接收路徑由可編程放大器(RxPGA)、可調(diào)諧低通濾波器(LPF)和10位ADC組成。低噪聲RxPGA具有?12 dB至+48 dB的可編程增益范圍，步進(jìn)為1 dB；對于36 dB以上的增益設(shè)置，其折合到輸入端的噪聲低于3 nV/√Hz。接收路徑LPF截止頻率可以在15 MHz至35 MHz范圍內(nèi)設(shè)置，或者簡單地予以旁路。10位ADC可以在最高至80 MSPS范圍內(nèi)實現(xiàn)出色的動態(tài)性能。RxPGA和ADC均能提供可調(diào)整的功耗，以實現(xiàn)功耗/性能優(yōu)化。
AD9868可以為許多寬帶調(diào)制解調(diào)器提供高度集成的解決方案。它采用節(jié)省空間的16引腳LFCSP封裝，額定溫度范圍為?40°C至+85°C商用溫度范圍。
應(yīng)用
- 寬帶有線網(wǎng)絡(luò)
- 低成本3.3 V CMOS MxFE，適合寬帶調(diào)制解調(diào)器
- 10位數(shù)模轉(zhuǎn)換器
2×/4×插值濾波器
200 MSPS DAC更新速率 - 集成17 dBm線路驅(qū)動器，具有19.5 dB增益控制范圍
- ?12 dB至+48 dB低噪聲RxPGA (<3 nV/√Hz)
- 10位、80 MSPS模數(shù)轉(zhuǎn)換器
- 三階可編程低通濾波器
- 靈活的數(shù)字?jǐn)?shù)據(jù)路徑接口
半雙工和全雙工操作
與AD9865引腳兼容
多種關(guān)斷/省電模式 - 內(nèi)部時鐘乘法器(PLL)
- 2路輔助可編程時鐘輸出
- 采用64引腳LFCSP_VQ封裝
AD9753
AD9755
AD9772A
AD9709
LTC1668
AD9763
AD9765
AD9767
AD9750
AD9752
AD9754
AD9731S
ADV7127
ADV7123
AD9761
AD9764
AD9708
AD9760
AD9760-50
AD9762
AD768
AD9868
