1.概述W9751G6NB是一個512M位DDR2 SDRAM，組織為8388608個字? 4個銀行? 16位。該設備可實現(xiàn)高達1066Mbps（DDR2-1066）的高速傳輸速率，適用于各種應用。W9751G6NB分為以下速度等級：-18、-25、-3、18I、25I、-3I、18J、25Jand-3J。-18、18I和18J級零件符合DDR2-1066（7-7-7）規(guī)范（保證支持-40°C≤TCASE≤95°C的18I工業(yè)級，保證支持-40℃≤TCASE≥105°C的18 J工業(yè)級）。-25、25I和25J級零件符合DDR2-800（5-5-5）或DDR2-800。-3、-3I和-3J級零件符合DDR2-667（5-5-5）規(guī)范（-3I工業(yè)級零件保證支持-40°C≤TCASE≤95°C，-3J工業(yè)級零件則保證支持-40℃≤TCASE≥105°C）。所有的控制和地址輸入都與一對外部提供的差分鎖同步。輸入被鎖存在差分時鐘的交叉點（CLK上升和CLK下降）。所有I/O都以源同步方式與單端DQS或差分DQS-DQSpair同步。

2.特點? 電源：VDD，VDDQ=1.8V±0.1V? 雙數(shù)據(jù)速率架構(gòu)：每個時鐘周期兩次數(shù)據(jù)傳輸? CAS延遲：3、4、5、6和7? 突發(fā)長度：4和8? 雙向差分數(shù)據(jù)選通（DQS和DQS）與數(shù)據(jù)一起發(fā)送/接收? 邊緣與讀取數(shù)據(jù)對齊，中心與寫入數(shù)據(jù)對齊? DLL將DQ和DQS轉(zhuǎn)換與時鐘對齊? 差分時鐘輸入（CLK和CLK）? 寫入數(shù)據(jù)的數(shù)據(jù)掩碼（DM）? 在每個正CLK邊緣、數(shù)據(jù)和數(shù)據(jù)掩碼上輸入的命令都參考DQS的兩個邊緣? PostedCAS支持可編程附加延遲，提高命令和數(shù)據(jù)總線效率? 讀取延遲=加性延遲加CAS延遲（RL=AL+CL）? 片外驅(qū)動器阻抗調(diào)整（OCD）和片內(nèi)端接（ODT），以獲得更好的信號質(zhì)量? 讀取和寫入突發(fā)的自動預充電操作? 自動刷新和自刷新模式? 預充電斷電和主動斷電? 寫入數(shù)據(jù)掩碼? 寫入延遲=讀取延遲-1（WL=RL-1）? 接口：SSTL_18? 封裝在VFBGA 84球（8x12.5 mm2，厚度1.0 mm）中，使用符合RoHS的無鉛材料