方案
-
調(diào)制解調(diào)verilog程序開(kāi)發(fā)需求2023-08-30 14:07
功能需求：開(kāi)發(fā)調(diào)制解調(diào)verilog程序。要求數(shù)據(jù)上行速率1.25Gbps以上。下行速率較低，100M以上即可。程序包括：發(fā)射調(diào)制（數(shù)據(jù)編碼等）、接收解調(diào)（接收同步、接收均衡等）。備注：可用256QAM或其他，以功能實(shí)現(xiàn)為主。發(fā)送接收數(shù)據(jù)都是以FIFO形式跟其他部分程序交互。應(yīng)用場(chǎng)景：戶外，直線，無(wú)遮擋物，無(wú)其他通信設(shè)備干擾，1km通信距離，點(diǎn)對(duì)點(diǎn)傳輸。硬件平臺(tái)初步考慮：ZYNQ/MPSOC+ad