vhdl數(shù)碼管動態(tài)掃描四：8位數(shù)碼管輸出任意數(shù)值的顯示電路
實(shí)驗(yàn)設(shè)計(jì)注意事項(xiàng)
在EDA/SOPC裝置中，圖示數(shù)碼管顯示采用的是動態(tài)掃描方式，即當(dāng)掃描選通電路74LS138輸入為000，（SEL2、SEL1、SEL0為000時(shí)，）Y0輸出低電平，8個數(shù)碼管中左邊第一個數(shù)碼管被選通，此時(shí)，應(yīng)在數(shù)碼管輸入端輸入相應(yīng)數(shù)據(jù)。其中，74LS245起輸出驅(qū)動作用。
人眼視覺暫留頻率在24Hz以上，如果大于該頻率，點(diǎn)亮單個七段顯示器，看上去能有8個同時(shí)顯示的效果，而且顯示也不閃爍。因此，選通頻率要大于24Hz以上。 依據(jù)實(shí)驗(yàn)裝置電路，完成七段LED顯示譯碼器的設(shè)計(jì)應(yīng)包含如下電路：
①分頻電路：將10MHz脈沖分頻到1kHz；
②七段譯碼電路；
③掃描計(jì)數(shù)電路：完成模8的計(jì)數(shù)電路，為掃描選通做準(zhǔn)備；
④掃描選通電路：利用分時(shí)傳輸思想，將要顯示的數(shù)據(jù)依次傳入數(shù)碼管顯示電路。
VHDL代碼
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_arith.all;
USE IEEE.std_logic_unsigned.all;
ENTITY xianshi IS
PORT（clk:in std_logic;
smg:out std_logic_vector（7 downto 0）;
sel:out std_logic_vector（2 downto 0））;
END ENTITY;
ARCHITECTURE func OF xianshi IS
SIGNAL fp，tmp:std_logic;
SIGNAL count:std_logic_vector（9 downto 0）;
SIGNAL sl:std_logic_vector（2 downto 0）;
BEGIN
PROCESS（clk）
BEGIN
IF（clk‘EVENT AND clk = ’1‘）
THEN IF（count = “1111100111”）
THEN count <= （OTHERS => ’0‘）;
tmp <= NOT tmp; ELSE
count <= count + 1; END IF;
END IF; fp <= tmp;
END PROCESS;
PROCESS（fp）
BEGIN
IF（fp’EVENT AND fp = ‘1’）
THEN IF（sl = “111”）
THEN sl <= “000”;
ELSE
sl <= sl + 1; END IF;
END IF;
END PROCESS;
sel <= sl;
PROCESS（sl） BEGIN
CASE sl IS
WHEN “000” => smg <= “01000000”;
WHEN “001” => smg <= “01111001”;
WHEN “010” => smg <= “00100100”;
WHEN “011” => smg <= “00110000”;
WHEN “100” => smg <= “00011001”;
WHEN “101” => smg <= “00010010”;
WHEN “110” => smg <= “00000010”;
WHEN “111” => smg <= “01111000”;
WHEN OTHERS => NULL;
END CASE;
END PROCESS;
END ARCHITECTURE;