74LS112引腳圖

　　引出端符號： CLK1、CLK2 時鐘輸入端（下降沿有效）

　　J1、J2、K1、K2 數(shù)據(jù)輸入端

　　Q1、Q2、/Q1、/Q2 輸出端

　　CLR1、CLR2 直接復(fù)位端（低電平有效）

　　PR1、PR2 直接置位端（低電平有效）

　　74LS112功能表

　　說明：H－高電平

　　L－低電平

　　X－任意

　　↓－高到低電平跳變

　　Q0－穩(wěn)態(tài)輸入條件建立前的Q的電平

　　/Q0－穩(wěn)態(tài)輸入條件建立前Q的電平或Q0 的補(bǔ)碼

　　*－不定

　　74LS112極限值

　　電源電壓------------------------------------------------7V

　　輸入電壓

　　54/74S112---------------------------------------5.5V

　　54/74LS112---------------------------------------7V

　　工作環(huán)境溫度

　　54×××------------------------------ －55～125℃

　　74×××------------------------------------0～70℃

　　貯存溫度-------------------------------------- －65～150℃

　　74LS76引腳圖

　　74LS76集成電路為雙JK觸發(fā)器，其管腳圖如右圖所示。其中J、K為觸發(fā)器的輸入端，Q、Q（－）為兩個輸出端，S（－）D為置“1”端，R（－）D為置“0”端，CP為時鐘輸入端。實(shí)驗(yàn)中只用其一個JK觸發(fā)器。

　?。?）S（－）D、R（－）D的功能測試

　　將74LS76雙JK觸發(fā)器5腳接電源正極（+5V），13腳接地，CP端和J、K端懸空，R（－）D、S（－）D端分別接至數(shù)字電路實(shí)驗(yàn)機(jī)數(shù)據(jù)開關(guān)SW3、SW4，Q和Q（－）分別接至數(shù)字電路實(shí)驗(yàn)機(jī)邏輯指示燈L1、L2。測試S（－）D、R（－）D的功能。

　?。?）邏輯功能測試

　　將J、K端分別接至數(shù)字電路實(shí)驗(yàn)機(jī)數(shù)據(jù)開關(guān)SW1、SW2，時鐘輸入CP接至數(shù)字電路實(shí)驗(yàn)機(jī)右上端任一邏輯開關(guān)（撥動邏輯開關(guān)相當(dāng)于產(chǎn)生一個單脈沖），SW3、SW4接R（－）D、、S（－）D，在實(shí)驗(yàn)過程中，視觸發(fā)器置位、復(fù)位需要，需撥動SW3、SW4，從而完成觸發(fā)器的置位、復(fù)位，完成后SW3、SW4都應(yīng)置高電平。測試JK觸發(fā)器的邏輯功能。

　　74LS76封裝

　　74LS112和74LS76的區(qū)別

　　74LS112和74LS76都是雙J-K觸發(fā)器，下降沿觸發(fā)，帶正向輸出端和反向輸出端，各自帶有獨(dú)立的觸發(fā)信號輸入、清零和置位引腳。但是他們的引腳不兼容，就是說相同功能的引腳排列位置不完全一樣（少數(shù)引腳位置相同，如Vcc、GND、1通道觸發(fā)信號輸入、2通道K端；但其他的多數(shù)引腳位置不同）。