?

　　64字節(jié)RAM DSSHA1協(xié)處理器是一個(gè)可合成的寄存器傳輸級(jí)(RTL)的FIPS 180-3的安全散列算法(SHA - 1)的實(shí)施，消除了需要開(kāi)發(fā)軟件來(lái)執(zhí)行復(fù)雜SHA - 1計(jì)算需要進(jìn)行身份驗(yàn)證SHA - 1器件。 該DSSHA1可以計(jì)算與Maxim的SHA - 1器件，如DS1963S，DS1961S的，DS28E10，DS28E02，DS2460的，DS28CN01和的DS28E01 - 100，使用SHA - 1消息認(rèn)證碼(MAC)。 該設(shè)備可以輸出從對(duì)SHA - 1的從器件所需的寄存器比較20字節(jié)MAC結(jié)果。 當(dāng)把一個(gè)設(shè)計(jì)中，還提供了一個(gè)卸載DSSHA1功能，緩解了執(zhí)行的SHA - 1計(jì)算微控制器。

　　關(guān)鍵特性

　　SHA - 1的計(jì)算在670個(gè)時(shí)鐘周期(在典型的50MHz的頻率13.4μs)

　　面積的估計(jì)是102256微米臺(tái)積電CL018G 2(0.18通用過(guò)程)

　　專(zhuān)用的硬件加速SHA - 1引擎生成互助委員會(huì)

　　64字節(jié)RAM的消息輸入

　　5個(gè)32位寄存器讀取MAC結(jié)果

　　在綜合的Verilog ?可用

　　作為一個(gè)低級(jí)別模塊用來(lái)被實(shí)例化一個(gè)頂級(jí)模塊

　　包括測(cè)試臺(tái)