MAX5882 14位，4.6Gsps數(shù)字-模擬轉(zhuǎn)換器(DAC)是專為多載波正交幅度調(diào)制(QAM)信號(hào)在電纜調(diào)制解調(diào)器終端系統(tǒng)(CMTS)的邊緣QAM(EQAM)設(shè)備直接RF合成。該DAC具有出色的雜散，噪聲和相鄰信道功率(ACP)的性能，并直接合成47MHz至1003MHz電纜下行頻段的多載波，過(guò)電纜數(shù)據(jù)服務(wù)接口規(guī)范(DOCSIS?)的定義。4.6Gsps更新率可以超過(guò)2GHz帶寬數(shù)字信號(hào)的生成。 該器件具有四個(gè)14位，復(fù)用，低電壓差分信號(hào)(LVDS)輸入端口，每個(gè)高達(dá)運(yùn)作，以1150Mwps雙倍數(shù)據(jù)速率(DDR)的或單數(shù)據(jù)速率(SDR)模式。投入也接受差分高速收發(fā)器邏輯(DHSTL)輸入電平。該器件接受一個(gè)1/2 DAC刷新速率的時(shí)鐘，轉(zhuǎn)換上升和下降時(shí)鐘邊沿觸發(fā)。對(duì)每個(gè)端口的輸入數(shù)據(jù)速率為1/4 DAC刷新速率或1/2的時(shí)鐘速率。該器件包含一個(gè)延遲鎖定環(huán)(DLL)，簡(jiǎn)化了接口的FPGA或ASIC器件。使用DLL，輸出時(shí)鐘(DATACLK)階段調(diào)整，以確保輸入的LVDS數(shù)據(jù)總線有適當(dāng)?shù)臅r(shí)機(jī)，關(guān)系到芯片上的時(shí)鐘，用于鎖存數(shù)據(jù)。 該設(shè)備是一個(gè)帶有電流導(dǎo)引DAC綜合50Ω差分輸出端接，以確保最佳的動(dòng)態(tài)性能。設(shè)備從3.3V和1.8V電源工作，消耗在4.6Gsps 2.3W。該設(shè)備上的商業(yè)級(jí)溫度范圍(0°C至+85°C)的指定，并在256 CSBGA封裝無(wú)鉛(Pb)符合RoHS標(biāo)準(zhǔn)的封裝提供。

　　關(guān)鍵特性

　　4.6Gsps輸出更新率

　　直接RF合成47MHz至1003MHz

　　沒(méi)有走樣的HD3到有線頻段

　　DOCSIS 3.0的業(yè)界領(lǐng)先的性能本底噪聲

　　-70dBc的在f OUT = 900MHz時(shí)，8通道(256 QAM調(diào)制)

　　在f OUT = 900MHz時(shí)，16頻道(256 QAM的-66dBc)

　　在f OUT = 900MHz時(shí)，32頻道(256 QAM的-62dBc)

　　在f OUT = 500MHz的，128通道(256 QAM的-57dBc)

　　高輸出功率9dBm(CW)

　　啟用低的解決方案電源

　　4:1復(fù)用LVDS輸入

　　截至1150Mwps每個(gè)端口

　　雙倍數(shù)據(jù)速率(DDR)模式

　　片上DLL的輸入數(shù)據(jù)同步

　　奇偶校驗(yàn)錯(cuò)誤標(biāo)志

　　內(nèi)部50Ω差分輸出端接

　　輸入寄存器掃描模式

　　緊湊17毫米×17毫米，256 CSBGA封裝

　　可提供評(píng)估板(訂購(gòu)MAX5882EVKIT +)