式中：U為電機電樞電壓，來自雙向可控硅輸出電壓U0；Ra為電樞回路電阻；T為電磁轉(zhuǎn)矩；φ為每極磁通；Ce為電動勢常數(shù)；CT為轉(zhuǎn)矩常數(shù)。
設(shè)磁通保持不變，電樞電路中也沒有串聯(lián)可調(diào)外電阻，減小電動機電樞供電電壓時，由于轉(zhuǎn)速不立即發(fā)生變化，反電動勢也暫不發(fā)生變化，此時電樞電流減小，轉(zhuǎn)矩也減小，若阻轉(zhuǎn)矩未變，則合成轉(zhuǎn)矩小于零，轉(zhuǎn)速下降，反電動勢減小，電樞電流和電磁轉(zhuǎn)矩也隨之增大，直到達到轉(zhuǎn)矩平衡時為止，但此時轉(zhuǎn)速已較原來的降低了。由于調(diào)速時磁通不變，故也為稱之恒轉(zhuǎn)矩調(diào)速。

3 FPGA核心設(shè)計
3．1 主模塊
采用自頂向下的設(shè)計方法，主模塊原理圖如圖3所示。包括speed_detection為速度檢測、speed_control為速度控制、RS 485為串口通信、gate_control為主控子模塊4部分。speedpulse為V／F轉(zhuǎn)換后的速度脈沖信號；start和stop分別為起動和停止按鍵的輸入信號；inc和dec分別為加減速按鍵的輸入信號；zeroin為同步過零脈沖的輸入信號；rxd，txd，notre和de連接到RS 485接口芯片MAX3485E；alarm為超速報警信號；led0～led5為速度顯示6位數(shù)碼管的輸出信號；maincj為主接觸器的控制信號；redled和greenled分別為紅綠燈輸出信號；pulse I和pLalseⅡ為正反組雙向可控硅控制信號。

速度檢測子模塊在單位時間內(nèi)對speedpulse計數(shù)，得到速度值speedvalue，并經(jīng)過譯碼送到6位LED顯示。速度控制模塊根據(jù)設(shè)定速度和檢測速度用PID算法調(diào)節(jié)輸出脈沖，改變移相角來控制速度；設(shè)定速度為reg變量，可用inc和dec按鍵調(diào)節(jié)，也可以來自RS 485模塊；根據(jù)速度設(shè)定值的正負得出direction信號，控制脈沖信號加在兩組雙向可控硅之一，使電機正反兩方向轉(zhuǎn)動。主控子模塊負責(zé)控制整個系統(tǒng)的起動和停止，復(fù)位各個子模塊，提供1 Hz，25 600 Hz，10 Hz脈沖信號。RS 485模塊負責(zé)通信管理、解析通信協(xié)議，從而接收16位速度設(shè)定值。
3．2 速度檢測
速度檢測模塊主要包括頻率計和譯碼電路，如圖4所示。enable為速度檢測使能信號，clr為輸出清零信號，speed_in為輸入速度脈沖信號，led0～led5為6位數(shù)碼管輸出信號。

3．3 速度控制
速度控制的原理是根據(jù)設(shè)定速度與實際速度的偏差用PID算法產(chǎn)生控制量，根據(jù)控制量的大小把過零檢測脈沖移相后加寬作為輸出控制信號，如圖5所示。

enable為輸入使能控制信號；f25600hz為決定移相單位時間的輸入信號；delay_flhz為按鍵加減的單位時間輸入信號；key_inc和key_ dec分別為加速和減速按鍵的輸入信號；zeroin為輸入同步過零脈沖信號，頻率為100Hz；outpulse為輸出的移相脈沖信號；direction為轉(zhuǎn)向信號。
3．4 RS 485通信模塊
RS 485總線是一種多點差分數(shù)據(jù)傳輸?shù)碾姎庖?guī)范，其通信接口允許在簡單的一對雙絞線上進行多點雙向通信，具有噪聲抑制能力強，高速數(shù)據(jù)傳輸，且電纜比較長及可靠性高的特點。
RS 485子模塊主要實現(xiàn)UART功能，并通過notre和de信號控制發(fā)送和接收。串行通信固定設(shè)為9 600波特、8位數(shù)據(jù)、無奇偶校驗、1位停止位。數(shù)據(jù)格式：地址碼、數(shù)據(jù)、結(jié)束字符，其長度分別為8位、16位、8位。當總線上掛接多個調(diào)速模塊時，采用廣播方法發(fā)送消息，地址碼可根據(jù)實際情況約定。由于RS 485總線是異步半雙工的通信總線，一個時刻總線只可能呈現(xiàn)一種狀態(tài)。因此在空閑狀態(tài)時，將RS 485總線始終設(shè)置為接收狀態(tài)。3．5 仿真
功能仿真又稱前仿真，其目的是檢查HDL代碼所描述的邏輯功能是否和預(yù)期的功能一致。全部模塊已在QuartusⅡ中仿真通過，圖6給出速度控制模塊功能仿真波形。仿真時間為30 s，假設(shè)期間實際速度為常數(shù)，在3．9 s按下加速按鍵，使key_inc變?yōu)楦唠娖剑?0 s后(13．90 s時刻)加速按鍵釋放變?yōu)榈碗娖剑瑩?jù)圖6的仿真波形圖中可知，在13．90 s時刻，輸出脈沖下降沿相對于過零脈沖從180°向前移相約70°，表明移相調(diào)速功能正常。

4 實際系統(tǒng)運行數(shù)據(jù)
為調(diào)試和分析系統(tǒng)運行狀況，測得如表1所示系統(tǒng)運行數(shù)據(jù)。主電動機型號110ZF53，pN=100 W，UN=220 V，IN=0．50 A，1 600 rpm。 delaydata[15．．8]是速度控制模塊中元件CONTROL FPGA的延時，輸出數(shù)據(jù)高8位。

從表1中數(shù)據(jù)看出，控制系統(tǒng)可有效、連續(xù)地調(diào)整電機速度，穩(wěn)態(tài)誤差較小，負載轉(zhuǎn)矩的變化使移相角與轉(zhuǎn)速之間呈非線性關(guān)系，但移相角與輸出電壓——對應(yīng)。

5 結(jié)語
該設(shè)計具有通用性、經(jīng)濟性、可靠性，是常規(guī)直流速度控制的較好解決方案。由于采用CPLD芯片作為控制核心，可方便地進行各種改進。若要進一步提高控制性能，可以增加電流閉環(huán)；或稍加改動，可以控制兩臺直流電機的單向運行；可以實現(xiàn)組成分布式網(wǎng)絡(luò)控制系統(tǒng)等。