74ls191引腳圖
74LS191為可預(yù)置的四位二進(jìn)制加/減法計(jì)數(shù)器，其管腳圖如圖所示：
74ls191引腳功能
RCO進(jìn)位/借位輸出端
MAX/MIN進(jìn)位/借位輸出端
QA-QD計(jì)數(shù)輸出端
U/D計(jì)數(shù)控制端
CLK時鐘輸入端
LOAD異步并行置入端（低電平有效）。
74LS191邏輯功能
74ls191應(yīng)用電路
1、利用同步二進(jìn)制可逆計(jì)數(shù)器74LS191接成同步八進(jìn)制計(jì)數(shù)器。
74LS191是16進(jìn)制同步計(jì)數(shù)器，要做8進(jìn)制計(jì)時器，就要在輸出為8時給輸入端置0。于是的8進(jìn)制計(jì)數(shù)器真值表。
由真值表的邏輯函數(shù)式：
Y=O’3
于是得設(shè)計(jì)電路：
2、試用二進(jìn)制計(jì)數(shù)器74LS191接成24秒倒計(jì)時器。
設(shè)計(jì)說明：首先將開關(guān)j1置地端，這時給組合邏輯電路置入“24”。然后將j1置VCC，電路開始倒計(jì)時。計(jì)時過程中將j1置地可以暫停計(jì)時，j1置VCC后繼續(xù)計(jì)時。當(dāng)計(jì)時結(jié)束后（即為“00”時）停止計(jì)時。若要重新計(jì)時，只需重新啟動即可。
右邊的組合邏輯電路的功能是讓計(jì)時器在“00”時停止計(jì)時。
