一套數(shù)字音頻采集、播放和傳輸系統(tǒng)的實(shí)現(xiàn)

TLV320AIC23簡(jiǎn)介

TLV320AIC23（以下簡(jiǎn)稱AIC23）是TI推出的一款高性能的立體聲音頻Codec芯片，內(nèi)置耳機(jī)輸出放大器，支持MIC和LINE IN兩種輸入方式（二選一），且對(duì)輸入和輸出都具有可編程增益調(diào)節(jié)。AIC23的模數(shù)轉(zhuǎn)換（ADCs）和數(shù)模轉(zhuǎn)換（DACs）部件高度集成在芯片內(nèi)部，采用了先進(jìn)的Sigma－delta過采樣技術(shù)，可以在8K到96K的頻率范圍內(nèi)提供16bit、20bit、24bit和32bit的采樣，ADC和DAC的輸出信噪比分別可以達(dá)到90dB和100dB。與此同時(shí)，AIC23還具有很低的能耗，回放模式下功率僅為23mW，省電模式下更是小于15uW。由于具有上述優(yōu)點(diǎn)，使得AIC23是一款非常理想的音頻模擬I/O器件，可以很好的應(yīng)用在隨聲聽（如CD，MP3……）、錄音機(jī)等數(shù)字音頻領(lǐng)域。

AIC23的管腳和內(nèi)部結(jié)構(gòu)框圖如下：

從上圖可以看出，AIC23主要的外圍接口分為以下幾個(gè)部分：

一． 數(shù)字音頻接口：主要管腳為
BCLK－數(shù)字音頻接口時(shí)鐘信號(hào)（bit時(shí)鐘），當(dāng)AIC23為從模式時(shí)（通常情況），該時(shí)鐘由DSP產(chǎn)生；AIC23為主模式時(shí)，該時(shí)鐘由AIC23產(chǎn)生；
LRCIN－數(shù)字音頻接口DAC方向的幀信號(hào)（I2S模式下word時(shí)鐘）
LRCOUT－數(shù)字音頻接口ADC方向的幀信號(hào)
DIN－數(shù)字音頻接口DAC方向的數(shù)據(jù)輸入
DOUT－數(shù)字音頻接口ADC方向的數(shù)據(jù)輸出
這部分可以和DSP的McBSP（Multi-channel buffered serial port，多通道緩存串口）無縫連接，唯一要注意的地方是McBSP的接收時(shí)鐘和AIC23的BCLK都由McBSP的發(fā)送時(shí)鐘提供，連接示意圖如下：

二． 麥克風(fēng)輸入接口：主要管腳為
MICBIAS－提供麥克風(fēng)偏壓，通常是3/4 AVDD
MICIN－麥克風(fēng)輸入，由AIC結(jié)構(gòu)框圖可以看出放大器默認(rèn)是5倍增益
連接示意圖如下：

三． LINE IN輸入接口：主要管腳為
LLINEIN－左聲道LINE IN輸入
RLINEIN－右聲道LINE IN輸入
連接示意圖如下：

四． 耳機(jī)輸出接口：主要管腳為
LHPOUT－左聲道耳機(jī)放大輸出
RHPOUT－右聲道耳機(jī)放大輸出
LOUT－左聲道輸出
ROUT－右聲道輸出
從框圖可以看出，LOUT和ROUT沒有經(jīng)過內(nèi)部放大器，所以設(shè)計(jì)中常用LHPOUT和RHPOUT，連接示意圖如下：

五． 配置接口：主要管腳為
SDIN－配置數(shù)據(jù)輸入
SCLK－配置時(shí)鐘
DSP通過該部分配置AIC23的內(nèi)部寄存器，每個(gè)word的前7bit為寄存器地址，后9bit為寄存器內(nèi)容。具體方法和寄存器具體內(nèi)容見后。

六． 其他：主要管腳為
MCLK－芯片時(shí)鐘輸入(12.288M、11.2896M、18.432M、16.9344M)
VMID－半壓輸入，通常由一個(gè)10U和一個(gè)0.1U電容并聯(lián)接地
MODE－芯片工作模式選擇，Master或者Slave
CS－片選信號(hào)（配置時(shí)有效）
CLKOUT－時(shí)鐘輸出，可以為MCLK或者M(jìn)CLK/2（詳見寄存器配置）

DSP與AIC23的連接

設(shè)計(jì)中DSP采用了TI的C5409，這是一款性價(jià)比高，外設(shè)資源豐富，耗電量低，處理能力強(qiáng)的16位DSP，在實(shí)際應(yīng)用中較為流行。

C5409有三組可通過寄存器靈活配置的McBSP同步串口，與AIC23的連接主要使用這些串口。

一． 與AIC23數(shù)字音頻接口的連接
AIC23的數(shù)字音頻接口支持I2S模式（一種通用的音頻格式），也支持DSP Mode模式（專為與TI的DSP連接模式）。兩種模式的時(shí)序如下圖：

I2S模式

DSP Mode模式

DSP與AIC23的連接可以采用I2S模式也可以采用DSP模式，區(qū)別僅在于DSP的McBSP幀信號(hào)的寬度。前者的幀信號(hào)寬度必須為一個(gè)字（16bit）長(zhǎng)，而后者的幀寬度可以為一個(gè)bit長(zhǎng)，比如在字長(zhǎng)16bit（即左右聲道的采樣各為16bit），幀長(zhǎng)為32bit的情況下，如果采用I2S，幀信號(hào)寬度應(yīng)為16bit；而采用DSP Mode幀信號(hào)寬度1bit即可。

為了與AIC23通信，DSP的串口時(shí)鐘也應(yīng)該正確的設(shè)置。DSP的McBSP時(shí)鐘為了減少外圍電路通常都選擇由內(nèi)部CPU時(shí)鐘分頻得到，比如在AIC23采樣速率為8K的情況下，McBSP串口時(shí)鐘應(yīng)為8×32＝256K，這時(shí)，DSP工作時(shí)鐘/256K＝需要設(shè)置的分頻因子。

需要注意的是，DSP的串口分頻因子最大為0xff（256），所以如果采用內(nèi)部時(shí)鐘分頻的辦法，DSP工作時(shí)鐘不能超過64M。

二．與AIC23配置接口的連接
AIC23的配置接口支持I2C模式，也支持SPI模式。通常比較簡(jiǎn)單的辦法是利用DSP的一個(gè)McBSP用SPI模式跟AIC23連接。但是有些時(shí)候，如果DSP的McBSP串口資源比較緊張（比如需要跟近端RS－232和遠(yuǎn)端RS－485連接），也可以通過DSP模擬I2C總線與AIC23連接。下面簡(jiǎn)單介紹這兩種方法：

SPI時(shí)序圖如下：

這種模式的特點(diǎn)是只在片選信號(hào)有效時(shí)鎖存進(jìn)數(shù)據(jù)。由于也是同步串口，所以通過配置McBSP為Clock Stop Mode（時(shí)鐘在幀信號(hào)有效時(shí)產(chǎn)生，其他時(shí)間沒有時(shí)鐘信號(hào)）可以無縫與之連接。這時(shí)，McBSP的幀信號(hào)連接SPI的CS信號(hào)，時(shí)鐘和數(shù)據(jù)信號(hào)與SPI一一對(duì)應(yīng)。這種連接只需設(shè)置McBSP的寄存器，使用比較簡(jiǎn)單可靠。

I2C時(shí)序圖如下：

C5409沒有I2C接口（TI的C5509有），但是可以利用DSP的GPIO（General Purpose Input/Output）來實(shí)現(xiàn)I2C時(shí)序。C5409有8個(gè)HPI（Host Port Interface）管腳可以選擇作為GPIO使用（上電時(shí)HPIENA管腳或者HPI16管腳為低），這樣我們可以利用其中的兩個(gè)管腳來作為I2C中的SCL和SDA。在I2C中SDA是雙向管腳，而DSP的GPIO的方向要通過寄存器來配置為輸入或者輸出，所以在實(shí)現(xiàn)I2C總線時(shí)，要經(jīng)常在需要的時(shí)候變換GPIO（作為SDA的那個(gè)）的方向。對(duì)GPIO的操作是通過寄存器來完成：當(dāng)設(shè)為輸出時(shí)，向寄存器寫入要輸出的值；設(shè)為輸入時(shí)，從該寄存器讀入管腳上的值。

在實(shí)現(xiàn)I2C總線時(shí)，還需注意下面幾點(diǎn)：作為SDA的那個(gè)GPIO應(yīng)該接上拉電阻；AIC23只可寫不可讀；AIC23的設(shè)備地址當(dāng)CS為低時(shí)是0011010b，CS為高時(shí)是0011011b。

DSP的軟件設(shè)計(jì)

DSP需要處理來自和發(fā)向AIC23的數(shù)據(jù)，從而達(dá)到采集和播放聲音。

從上面的分析我們知道，這些數(shù)據(jù)都是通過DSP的McBSP交換的。McBSP可以有三種方式跟CPU通信：每收到或發(fā)送一個(gè)單元，置標(biāo)志位，CPU輪詢此標(biāo)志位；每收到或發(fā)送一個(gè)單元，給CPU發(fā)送中斷；通過DMA收到或發(fā)送完一組單元，再給CPU中斷。通常，為了減輕CPU負(fù)擔(dān)，都采用第三種方法。

采用DMA的方式，即串口每發(fā)送或接受到一個(gè)單元，都會(huì)自動(dòng)觸發(fā)DMA將其搬送到一個(gè)內(nèi)部的Buffer，等Buffer滿了再通過中斷方式告訴CPU處理。這時(shí)DMA最好采用ABU（Auto Buffering）模式，在這種模式下，DMA會(huì)在兩個(gè)Buffer（其實(shí)是一個(gè)大Buffer的前一半和后一半）之間自動(dòng)切換，每個(gè)Buffer滿了（接收）或空了（發(fā)送）都會(huì)給CPU發(fā)出中斷，在CPU處理這個(gè)Buffer的時(shí)候，DMA會(huì)自動(dòng)去操作另一個(gè)Buffer。采用這種方式可以有效防止Buffer中的數(shù)據(jù)在串口速率較高時(shí)被新數(shù)據(jù)沖掉的問題。

在DMA的中斷服務(wù)程序中為了可靠可以把這個(gè)Buffer的數(shù)據(jù)再拷貝到另一個(gè)待處理的空間，即兩級(jí)Buffer，然后置標(biāo)志位，CPU在主程序中查詢標(biāo)志位然后作出相應(yīng)的處理。DMA操作的Buffer可以通過寄存器配置，Buffer的大小和起始位置應(yīng)設(shè)置正確。在指定Buffer的起始位置時(shí)應(yīng)該注意，起始位置應(yīng)該為大于Buffer大小的下一個(gè)2的整數(shù)冪的倍數(shù)。例如，在8K、16bit采樣的情況下，以20ms數(shù)據(jù)為Buffer大小，那么一次處理的數(shù)據(jù)是8000×32×0.02＝5120bit＝320word。所以，DMA的Buffer應(yīng)為640word（兩個(gè)320word Buffer）大小，而Buffer的起始地址應(yīng)該為1024=2^10>640的整數(shù)倍，如0x7000，0x7400……

DSP與異步串口間的通信

DSP與PC機(jī)交換聲音數(shù)據(jù)可以通過異步串口實(shí)現(xiàn)（近端RS－232或者遠(yuǎn)端RS－485再到RS－232）。下面簡(jiǎn)單介紹如何利用DSP的McBSP實(shí)現(xiàn)RS－232協(xié)議從而跟PC機(jī)的串口通信。

首先，因?yàn)镸cBSP和RS－232電平不同，之間需要加一個(gè)MAX232這樣的電壓轉(zhuǎn)換芯片。同時(shí)，DSP的McBSP是一個(gè)三線同步串口，而RS－232只需一根數(shù)據(jù)線（單向）即可通信，所以在實(shí)現(xiàn)異步串口時(shí)，首先硬件連接應(yīng)該如下：

從上圖可以看出， McBSP串口的接收幀信號(hào)和接收數(shù)據(jù)線連在一起，這樣做的目的是為了利用異步幀的開始位（低有效）來給McBSP一個(gè)幀信號(hào)。顯然，這時(shí)DSP的幀信號(hào)應(yīng)設(shè)置為低有效且接收延時(shí)應(yīng)設(shè)置為'1'。

同步－異步轉(zhuǎn)換的基本原理就是對(duì)異步信號(hào)過采樣得到同步信號(hào)，例如一般是對(duì)異步信號(hào)的每個(gè)bit用同步信號(hào)的一個(gè)字來表示（即16個(gè)'1'－0xffff或16個(gè)'0'－0x0000）?？蓞⒖聪聢D（上邊為異步信號(hào)，下邊為同步信號(hào)）：

串口的發(fā)送和接收都采用DMA方式，Buffer的大小為：1＋8＋1（無校驗(yàn)位，結(jié)束位長(zhǎng)度為1）＝10word。同步－異步具體轉(zhuǎn)換在軟件上實(shí)現(xiàn)：

對(duì)于發(fā)送來說，較為簡(jiǎn)單，就是對(duì)每一個(gè)Byte的每個(gè)bit用一個(gè)word（16bit）進(jìn)行代替，加上開始位、結(jié)束位。然后判斷是否可以發(fā)送（通過發(fā)送完畢標(biāo)志），如果可以則把這10個(gè)word放入Buffer，啟動(dòng)DMA即可。在發(fā)送中斷服務(wù)程序中需要作的是停止發(fā)送DMA，并置發(fā)送完畢標(biāo)志有效。

接收相對(duì)發(fā)送麻煩一些，需要對(duì)接收到的每一個(gè)字進(jìn)行判斷從而恢復(fù)每一個(gè)bit，例如可以認(rèn)為收到0000 1111 1111 0000b為'1'，其余為'0'。過濾掉開始位（'0'）和結(jié)束位（'1'），恢復(fù)的8個(gè)bit就合成一個(gè)Byte。這些應(yīng)該在接收中斷服務(wù)程序里面做。

還有就是同步串口時(shí)鐘的選擇，一定要稍大于設(shè)計(jì)速度，比如，在跟57.6K的RS－232通信時(shí)，時(shí)鐘應(yīng)該為57.6×16＝921.6K，實(shí)際配置串口分頻寄存器時(shí)應(yīng)該稍大于這個(gè)速度，否則就可能由于沒有正確檢測(cè)到停止位而出現(xiàn)錯(cuò)誤。

更詳細(xì)的同步－異步轉(zhuǎn)換設(shè)計(jì)流程跟我們的主題無關(guān)，有很多文章有具體的描述，這里就不主要討論了。

至此，一個(gè)較為完整的系統(tǒng)就建立了。此系統(tǒng)可以完成對(duì)語音或者音頻信號(hào)的采集和播放，同時(shí)通過DSP內(nèi)部的壓縮算法，如g.729或者M(jìn)P3傳給PC機(jī)進(jìn)行儲(chǔ)存和傳輸。

附錄：

AIC23的內(nèi)部寄存器中的一些主要設(shè)置bit：

1． LINE IN左聲道音量控制寄存器：
LIM：靜音
LIV【4：0】：音量控制

2． LINE IN右聲道音量控制寄存器：
RIM：靜音
RIV【4：0】：音量控制

3． 耳機(jī)左聲道音量控制寄存器：
LHV【6：0】：音量控制

4． 耳機(jī)右聲道音量控制寄存器：
RHV【6：0】：音量控制

5． 模擬通道控制寄存器
BYP：Bypass模式
INSEL：ADC輸入選擇，0－LINE IN、1－麥克風(fēng)
MICM：麥克風(fēng)靜音

6． 數(shù)字通道控制寄存器
DACM：DAC靜音
ADCHP：ADC高通濾波器開關(guān)選擇

7． 省電控制寄存器
OFF：Device Power off
CLK：Clock Power off
OSC：Oscillator Power off
OUT：Outputs Power off
DAC：DAC Power off
ADC：ADC Power off
MIC：MIC Power off
LINE：LINE IN Power off

8． 數(shù)字接口格式寄存器：
MS：工作模式Master or Slave
LRSWAP：DAC左右聲道交換
LRP：I2S模式下，LRCIN低左聲道或右聲道
?????DSP模式下，MSB在LRCIN有效后1st或者2nd BCLK沿出現(xiàn)
IWL【1：0】：采樣Bit長(zhǎng)度
FOR【1：0】：DSP格式，即幀信號(hào)后跟左右聲道兩個(gè)字
I2S格式，幀信號(hào)占空比50％，高低各是左右聲道

9． 采樣率寄存器：
CLKIN：時(shí)鐘輸入選擇，0－MCLK，1－MCLK/2
CLKOUT：時(shí)鐘輸出選擇，0－MCLK，1－MCLK/2

10． 數(shù)字接口激活寄存器：
ACT：激活開關(guān)

11． Reset寄存器
RES：寫入0重啟