隨 著 MOS 器件應(yīng)用的廣泛， 基于CMOS 電路結(jié)構(gòu)的電流反饋運(yùn)算放大器 （CFOA）由于理論上有無(wú)限制的轉(zhuǎn)換速率和閉環(huán)工作時(shí)具有與增益無(wú)關(guān)的帶寬，在 高速A/D 和D/A 轉(zhuǎn)換器，高速數(shù)據(jù)采集、傳感器、電源、視頻、射頻等高頻高速電 子系統(tǒng)中被廣泛采用。CFOA 與傳統(tǒng)的VFOA 相比具有許多優(yōu)點(diǎn)，最主要的特 點(diǎn)是CFOA 的輸入級(jí)拋棄了差動(dòng)電路，而采用互補(bǔ)跟隨電路，提高了輸入級(jí)轉(zhuǎn)換速 率；同時(shí)其閉環(huán)帶寬與增益無(wú)關(guān)，不存在增益帶寬積的限制。但電源電壓大部分都 大于±1.5V，功耗比較大，但這一狀況會(huì)隨著CMOS 工藝的成熟而得到解決，盡可 能地降低電路的電壓和功耗是模擬集成電路的發(fā)展趨勢(shì)，已經(jīng)受到國(guó)際上的廣泛關(guān)注。

放大器的設(shè)計(jì)

　　圖 1 為本文設(shè)計(jì)的電路結(jié)構(gòu)，M1、M2、M3、M4 構(gòu)成輸入緩沖級(jí)。Z 是高阻抗輸出端。假設(shè)在反相端產(chǎn)生電流I1-I2=In,則此電流通過(guò)由M1—M8、M28—Ｍ２9 組 成的電流鏡傳輸?shù)絑 端，然后轉(zhuǎn)換成電壓進(jìn)行下一級(jí)放大。設(shè)開(kāi)環(huán)跨阻增益為Z ( jf )， 則：

　　并在電路中采用MOS 管M15—Ｍ１8 實(shí)現(xiàn)的串聯(lián)電阻與電容Ｃ1 和M19 形成的電容 進(jìn)行相位補(bǔ)償，并消除C1 和M19 電容帶來(lái)的低頻零點(diǎn) 。顯然，從反向輸入 端到Z 端，中間線性傳輸?shù)奈锢砹渴请娏?，而且電流變化的幅值在理論上沒(méi)有限制， 這就是CFOA 能獲得高速特性的根本原因。

　　3 電路分析

　　3.1 輸入級(jí)分析

　　在圖 1 電路中，由M1—M8 和M28-M29 組成電路的輸入級(jí)，V+端是同相輸入 端，具有高輸入阻抗。Ｖ -端是反相輸入端，具有低輸入阻抗，同時(shí)M3、M4 的推挽 結(jié)構(gòu)也形成低輸出阻抗，便于信號(hào)電流的流進(jìn)或流出。M1、M2、M3 和M4 的互補(bǔ) 結(jié)構(gòu)迫使Ｖ -跟隨V+ ，反相輸入端的電流In=I1-I2 ，其中I1、I2 分別為M3、M4 MOS 管的源極電流，當(dāng)反相輸入端信號(hào)電流為零時(shí),I1=I2 。M20－M27 輸入級(jí)提供1μA 的偏置電流。當(dāng)同相端V+輸入正極性信號(hào)時(shí)，反相端的輸出電流由M3 提供；當(dāng) 同相端V+輸入負(fù)極性信號(hào)時(shí),反相端的輸入電流由M4 管提供。全電路的差模跨導(dǎo)增益為：

　　共?？鐚?dǎo)增益為：

　　由公式（2）和（3）可得到：

　　在等式中g(shù)m? 代表M3 的跨導(dǎo), R 為M1 的源極電阻, r 代表M3 源極電阻。

　　3.2 輸出級(jí)分析

　　CFOA 的電平轉(zhuǎn)移級(jí)中，M11、M12 完成電平轉(zhuǎn)移的功能，還有一個(gè)作用是隔離 輸出級(jí)與中間放大級(jí)，避免輸出級(jí)影響中間放大級(jí)。CMOS 互補(bǔ)放大器作為輸出級(jí)， 具有較大的電壓增益，但有一個(gè)缺點(diǎn)，輸出阻抗太大，導(dǎo)致帶負(fù)載能力較差。本文設(shè)計(jì)的輸出級(jí)采用電阻反饋，用來(lái)減小輸出電阻，改善其驅(qū)動(dòng)性能。

　　輸出級(jí)的電壓增益為:

　　互補(bǔ)輸出級(jí)經(jīng)過(guò)密勒等效后的小信號(hào)電路如圖2 所示.等效后的小信號(hào)電路如圖3 所示.設(shè)K=Vout13 Vout11 ,根據(jù)密勒定理,可得到:

　　求輸出阻抗時(shí)是在輸入短路的情況下求得所以很顯然， K 值無(wú)窮大， 由 R2 = R × K/ K?1得R2 = R ，故輸出阻抗R0 = rds13 // rds14 // R?？梢?jiàn)，加反饋后的輸出電阻減小 了很多，仿真結(jié)果也證明了這一點(diǎn)。

3.3 電路補(bǔ)償原理分析

　　電容Cz 和電阻Rz 串聯(lián)可進(jìn)行電路的補(bǔ)償。其補(bǔ)償原理如圖3 所示。由上圖列 出節(jié)點(diǎn)方程并解方程,如果1 gm2 << R1, R2，兩個(gè)極點(diǎn)離的較遠(yuǎn)，最后解出零點(diǎn)為:

　　由(10)可以看出,當(dāng)RZ = 1/gm2 ,零點(diǎn)消去,提高了電路的穩(wěn)定性。如果RZ 稍大于1/gm2 ，則零點(diǎn)從S 平面的右半平面移到左半平面，也可提高電路的穩(wěn)定性。

　　由于在微電子工藝中電阻或者電容過(guò)大會(huì)占用很大的面積，故圖3 中的電阻RZ 用M15-M16 來(lái)實(shí)現(xiàn)，M19 起到電容的作用。靜態(tài)時(shí)，M15，M16 中無(wú)電流．根據(jù)小 信號(hào)等效電路，可求得漏源端的等效電阻為RZ = 1/gm，這里gm 為M15－Ｍ１6 的跨 導(dǎo)，因此，當(dāng)M15－M16 的跨導(dǎo)設(shè)計(jì)合理時(shí)可以起到電阻RZ 的作用。另外MOS 管M17-M18 也起到和M15-M16 相同的作用，M19 和M17-M18 對(duì)電路進(jìn)行補(bǔ)償。

　　4.原理分析與仿真

　　4.1 開(kāi)環(huán)仿真結(jié)果

　　在圖 1 中，M9、M10 構(gòu)成運(yùn)放第二增益級(jí)，其小信號(hào)增益為：

　　在PSPICE 下利用BSM3 0.5um CMOS 工藝參數(shù),負(fù)載電容CL=20pＦ,得到該電路的差模 開(kāi)環(huán)增益為84.2dＢ,單位增益帶寬為676MHz，相位裕度為60°, 顯然電路滿足穩(wěn)定性要求。 而文獻(xiàn)中的單位增益帶寬分別為1MHZ、2.2MHZ，文獻(xiàn)中的CFOA 單位增益帶 寬為79.5MHZ，可看出電路單位增益帶寬有極大的提高。

　　4．2 閉環(huán)特性分析與仿真

　　本文所設(shè)計(jì)的 CFOA 電路的交流小信號(hào)等效電路如圖4。第一級(jí)是輸入級(jí)，采用CCⅡ－。 第二級(jí)采用傳統(tǒng)的兩級(jí)運(yùn)算放大器。

　　對(duì)圖 4 小信號(hào)等效電路進(jìn)行分析，CT 和RZ 是內(nèi)部電容電阻；RF 是反饋電阻。則：閉環(huán)電壓增益的近似函數(shù)式為：

　　得閉環(huán)-3dB帶寬為：

　　式(9)和式(10)表明，對(duì)于CFOA，其閉環(huán)帶寬可用反饋電阻Rf 調(diào)節(jié)，閉環(huán)增益則可用 R1 進(jìn)行控制，實(shí)現(xiàn)增益與帶寬的獨(dú)立控制。

　　用 PSPICE 分析其反向閉環(huán)特性，當(dāng)固定R f =100K, R1分別取1K、10K、100K時(shí)，反 相閉環(huán)增益分別為40dB、20dB、 0dB，同相閉環(huán)增益與此類(lèi)似。說(shuō)明電路設(shè)計(jì)合理，體 現(xiàn)了CFOA 增益設(shè)置關(guān)系不大的帶寬。

5 結(jié)論

本文作者創(chuàng)新點(diǎn)：利用MOS 管實(shí)現(xiàn)串聯(lián)電阻以消除補(bǔ)償電容帶來(lái)的低頻零點(diǎn),通過(guò)高 輸出阻抗鏡像電流鏡增大了電路的增益，并用共源共柵電流源為電路提供偏置電流以減小電 源電壓的變化對(duì)偏置電流影響。