大家都知道模擬信號是連續(xù)的，數(shù)字信號是離散的，并且我們現(xiàn)代的計(jì)算機(jī)都是在數(shù)字電路的基礎(chǔ)上構(gòu)建起來的。那你們想過沒有，為什么沒有模擬計(jì)算機(jī)呢？

模擬計(jì)算機(jī)顧名思義，使用模擬量進(jìn)行計(jì)算。但由于容易受到外界環(huán)境干擾，難以得到精確解，并且隨著數(shù)字電路不斷地發(fā)揚(yáng)壯大，模擬計(jì)算機(jī)被拋棄在了歷史的長河中。那模擬計(jì)算機(jī)相比數(shù)字計(jì)算機(jī)真的就一無是處了嗎？如果你也同意這樣的觀點(diǎn)，那你就看低了你自己。因?yàn)槿说拇竽X就是一臺天然的模擬計(jì)算機(jī)。

模擬計(jì)算機(jī)在做各類運(yùn)算的時候，無論是能耗表現(xiàn)還是性能表現(xiàn)除了精度都要遠(yuǎn)遠(yuǎn)強(qiáng)于數(shù)字計(jì)算機(jī)。

舉個例子，同樣是加法器，數(shù)字電路中需要大量的晶體管構(gòu)建加法電路，詳情可以參見之前的行波進(jìn)位加法器和超前進(jìn)位加法器的文章。模擬電路則只需要一個運(yùn)算放大器和幾個電阻，其中運(yùn)算放大器的結(jié)構(gòu)復(fù)雜度和一個邏輯門是差不多的。并且模擬電路中加法器的運(yùn)算速度可以說幾乎是實(shí)時的，沒有延遲的。而數(shù)字電路中則需要等待晶體管一個個發(fā)生翻轉(zhuǎn)，保守估計(jì)，模擬電路的運(yùn)算速度將會是數(shù)字電路的千倍左右。
?

數(shù)字電路中超前進(jìn)位加法器（四位二進(jìn)制）

模擬電路中的加法器（圖片源于網(wǎng)絡(luò)）

如果說加法器還不太能體現(xiàn)出模擬電路的優(yōu)勢，那么模擬電路中積分器的存在可以說是將數(shù)字電路殘暴地按在地上摩擦。模擬電路中積分器同樣只需要一個運(yùn)算放大器和一個電容和若干個電阻，而在數(shù)字電路就不是簡簡單單的幾千個晶體管地堆砌可以解決的了，甚至需要為之編寫求積程序，使用機(jī)械求積、拉格朗日求積等算法再利用成千上萬個時鐘周期不斷迭代逼近精確答案。而這個相同的積分運(yùn)算的答案在模擬電路的積分器中則幾乎是秒出，除了無法做到太精確以外，幾乎都是優(yōu)點(diǎn)。
?

數(shù)字電路“積分器”（利用完整的CPU和算法共同實(shí)現(xiàn)）

模擬電路積分器（圖片源于網(wǎng)絡(luò)）

相信你們也看出來了，模擬計(jì)算機(jī)特別適合用在不太注重精確解的領(lǐng)域。那什么領(lǐng)域不需要精確解呢？

人工智能神經(jīng)網(wǎng)絡(luò)

眾所周知，神經(jīng)網(wǎng)絡(luò)中含有大量的乘加單元，如果是通用計(jì)算機(jī)執(zhí)行神經(jīng)網(wǎng)絡(luò)程序，那么CPU將會反復(fù)使用ALU中的加法器和乘法器，期間不斷在內(nèi)存讀取和寫入數(shù)據(jù)，可以說效率極其低下。而FPGA、NPU等各類為神經(jīng)網(wǎng)絡(luò)有特殊buff加成的芯片則普遍采用了存算一體的芯片架構(gòu)，摒棄了反復(fù)讀寫內(nèi)存的低效操作，并且采用了大量的加法器和乘法器便于并行運(yùn)算在同一短暫時間內(nèi)直接得到答案。

上文提到過模擬計(jì)算機(jī)相比數(shù)字計(jì)算機(jī)在加法器和乘法器等各類運(yùn)算電路中存在的體型和能耗優(yōu)勢，因此如果將上述NPU這類“神經(jīng)網(wǎng)絡(luò)芯片”改用模擬量做運(yùn)算，那么是否在性能和功耗方面都將再上一層樓？

并且我們知道神經(jīng)網(wǎng)絡(luò)中的節(jié)點(diǎn)權(quán)重是通過大量的訓(xùn)練集訓(xùn)練出來的，其對于運(yùn)算精度的要求并不算高，相反，模擬電路具有的模棱兩可的精度特性在計(jì)算機(jī)視覺這類需要模糊處理的領(lǐng)域也許會有更積極的作用。


審核編輯：劉清

?