1. 差分放大器結(jié)構(gòu)

話不多說(shuō)，直接干貨，圖1是差分放大電路的基本結(jié)構(gòu)，由一個(gè)運(yùn)算放大器和4個(gè)外圍匹配電阻組成，常用來(lái)進(jìn)行電流檢測(cè)或差分信號(hào)放大，差分放大器有幾個(gè)固有的弊端，如果不了解這些弊端，將影響我們的電路設(shè)計(jì)，看看這些弊端，你知道幾個(gè)？

圖1 差分放大電路

2. 差分放大器弊端一：輸入阻抗低

差分放大器的輸入阻抗非常低，這與它的匹配電阻相關(guān)，而且差分放大器兩個(gè)輸入端的阻抗并不對(duì)稱(chēng)。怎么計(jì)算兩個(gè)輸入端的輸入阻抗呢？

如圖1 中，計(jì)算Vi-的輸入阻抗時(shí)，我們只看Vi-，忽略Vi+，參考圖2 左圖。此時(shí)的電路是一個(gè)反相放大的結(jié)構(gòu)，由《運(yùn)放秘籍》可知，反相放大電路的輸入阻抗就約等于輸入電阻R1。

圖2 差分放大輸入阻抗計(jì)算

計(jì)算Vi+的輸入阻抗時(shí)，我們只看Vi+，忽略Vi-，參考圖2 右圖。此時(shí)的電路類(lèi)似一個(gè)同相放大的結(jié)構(gòu)，Vi+是被R1和R2分壓后再被同相放大的，Vi+經(jīng)過(guò)R1和R2到地，因此，Vi+的輸入阻抗大約是電阻(R1+R2)的值。

我們做下輸入阻抗的仿真，見(jiàn)圖3 ，Vi-的輸入阻抗是1KΩ，Vi+的輸入阻抗是11KΩ，與我們前文分析的一致。

圖3?差分放大輸入阻抗仿真

差分放大器的輸入阻抗不但低，而且兩個(gè)輸入端的阻抗并不對(duì)稱(chēng)，如果連接到差分放大器的信號(hào)源的兩個(gè)引腳源阻抗不匹配，也會(huì)降低CMRR，這就是差分放大電路的二：共模抑制比低。

3. 差分放大器弊端二：共模抑制比低

差分放大器最完美的狀態(tài)是圖1電路中的兩個(gè)R1完全相等、兩個(gè)R2完全相等，然而，我們無(wú)法找到兩個(gè)阻值一模一樣的電阻，常見(jiàn)的電阻也有1%的誤差。這會(huì)使得電阻失配，將大大降低共模抑制比CMRR。

圖4 中，我們簡(jiǎn)單體會(huì)下差分放大器的CMRR，左邊仿真圖中，電阻是完全匹配的，輸入的共模信號(hào)是0.1V@50Hz，此時(shí)輸出是10uV，也就是說(shuō)0.1V的共模輸入信號(hào)被轉(zhuǎn)換成了10uV的輸出信號(hào)（虛擬運(yùn)放模型的CMRR是100dB），換句話說(shuō)就是，在外圍電阻完全匹配的情況下，差分放大器的CMRR并不是無(wú)窮大，這受限于運(yùn)算放大器。

圖4 差分放大CMRR與電阻失配

而圖4右圖中，我們只把其中的一個(gè)電阻，按照最大誤差1%從1KΩ改成了1.01KΩ，則在相同共模輸入的情況下，輸出變成了大約1000uV，是左圖的10uV的100倍。這就是電阻失配，將降低共模抑制比，使得抑制共模干擾的能力大大降低。

能不能增加差分放大電路的輸入阻抗和共模抑制比？于是，就有了經(jīng)典的3運(yùn)放儀表放大器。

審核編輯：黃飛

?