? 60、Mentor的PCB設(shè)計軟件對BGA、PGA、COB等封裝是如何支持的？
Mentor的autoactive RE由收購得來的veribest發(fā)展而來，是業(yè)界第一個無網(wǎng)格，任意角度布線器。
眾所周知，對于球柵陣列，COB器件，無網(wǎng)格，任意角度布線器是解決布通率的關(guān)鍵。
在最新的autoactive RE中，新增添了推擠過孔，銅箔，REROUTE等功能，使它應(yīng)用更方便。另外，他支持高速布線，包括有時延要求信號布線和差分對布線。
61、Mentor的PCB設(shè)計軟件對差分線隊的處理又如何？
Mentor軟件在定義好差分對屬性后，兩根差分對可以一起走線，嚴(yán)格保證差分對線寬，間距和長度差，遇到障礙可以自動分開，在換層時可以選擇過孔方式。
62、在一塊12層PCb板上，有三個電源層2.2v，3.3v,5v，將三個電源各作在一層，地線該如何處理？
一般說來，三個電源分別做在三層，對信號質(zhì)量比較好。因?yàn)椴淮罂赡艹霈F(xiàn)信號跨平面層分割現(xiàn)象?？绶指钍怯绊懶盘栙|(zhì)量很關(guān)鍵的一個因素，而仿真軟件一般都忽略了它。
對于電源層和地層，對高頻信號來說都是等效的。在實(shí)際中，除了考慮信號質(zhì)量外，電源平面耦合(利用相鄰地平面降低電源平面交流阻抗)，層疊對稱，都是需要考慮的因素。
63、PCB在出廠時如何檢查是否達(dá)到了設(shè)計工藝要求？
很多PCB廠家在PCB加工完成出廠前，都要經(jīng)過加電的網(wǎng)絡(luò)通斷測試，以確保所有聯(lián)線正確。同時，越來越多的廠家也采用x光測試，檢查蝕刻或?qū)訅簳r的一些故障。
對于貼片加工后的成品板，一般采用ICT測試檢查，這需要在PCB設(shè)計時添加ICT測試點(diǎn)。如果出現(xiàn)問題，也可以通過一種特殊的X光檢查設(shè)備排除是否加工原因造成故障。
64、“機(jī)構(gòu)的防護(hù)”是不是機(jī)殼的防護(hù)？
是的。機(jī)殼要盡量嚴(yán)密，少用或不用導(dǎo)電材料，盡可能接地。
65、在芯片選擇的時候是否也需要考慮芯片本身的esd問題？
不論是雙層板還是多層板，都應(yīng)盡量增大地的面積。在選擇芯片時要考慮芯片本身的ESD特性，這些在芯片說明中一般都有提到，而且即使不同廠家的同一種芯片性能也會有所不同。設(shè)計時多加注意，考慮的全面一點(diǎn)，做出電路板的性能也會得到一定的保證。但ESD的問題仍然可能出現(xiàn)，因此機(jī)構(gòu)的防護(hù)對ESD的防護(hù)也是相當(dāng)重要的。
66、在做pcb板的時候，為了減小干擾，地線是否應(yīng)該構(gòu)成閉和形式？
在做PCB板的時候，一般來講都要減小回路面積，以便減少干擾，布地線的時候，也不 應(yīng)布成閉合形式，而是布成樹枝狀較好，還有就是要盡可能增大地的面積。
67、如果仿真器用一個電源，pcb板用一個電源，這兩個電源的地是否應(yīng)該連在一起？
如果可以采用分離電源當(dāng)然較好，因?yàn)槿绱穗娫撮g不易產(chǎn)生干擾，但大部分設(shè)備是有具體要求的。既然仿真器和PCB板用的是兩個電源，按我的想法是不該將其共地的。
68、一個電路由幾塊pcb板構(gòu)成，他們是否應(yīng)該共地？
一個電路由幾塊PCB構(gòu)成，多半是要求共地的，因?yàn)樵谝粋€電路中用幾個電源畢竟是不太實(shí)際的。但如果你有具體的條件，可以用不同電源當(dāng)然干擾會小些。
69、設(shè)計一個手持產(chǎn)品，帶LCD，外殼為金屬。測試ESD時，無法通過ICE-1000-4-2的測試，CONTACT只能通過1100V，AIR可以通過6000V。ESD耦合測試時，水平只能可以通過3000V，垂直可以通過4000V測試。CPU主頻為33MHZ。有什么方法可以通過ESD測試？
手持產(chǎn)品又是金屬外殼，ESD的問題一定比較明顯，LCD也恐怕會出現(xiàn)較多的不良現(xiàn)象。如果沒辦法改變現(xiàn)有的金屬材質(zhì)，則建議在機(jī)構(gòu)內(nèi)部加上防電材料，加強(qiáng)PCB的地，同時想辦法讓LCD接地。當(dāng)然，如何操作要看具體情況。
70、設(shè)計一個含有DSP，PLD的系統(tǒng)，該從那些方面考慮ESD？
就一般的系統(tǒng)來講，主要應(yīng)考慮人體直接接觸的部分，在電路上以及機(jī)構(gòu)上進(jìn)行適當(dāng)?shù)谋Ｗo(hù)。至于ESD會對系統(tǒng)造成多大的影響，那還要依不同情況而定。干燥的環(huán)境下，ESD現(xiàn)象會比較嚴(yán)重，較敏感精細(xì)的系統(tǒng)，ESD的影響也會相對明顯。雖然大的系統(tǒng)有時ESD影響并不明顯，但設(shè)計時還是要多加注意，盡量防患于未然。71、PCB設(shè)計中，如何避免串?dāng)_？
變化的信號（例如階躍信號）沿傳輸線由A到B傳播，傳輸線C-D上會產(chǎn)生耦合信號，變化的信號一旦結(jié)束也就是信號恢復(fù)到穩(wěn)定的直流電平時，耦合信號也就不存在了，因此串?dāng)_僅發(fā)生在信號跳變的過程當(dāng)中，并且信號沿的變化（轉(zhuǎn)換率）越快，產(chǎn)生的串?dāng)_也就越大?？臻g中耦合的電磁場可以提取為無數(shù)耦合電容和耦合電感的集合，其中由耦合電容產(chǎn)生的串?dāng)_信號在受害網(wǎng)絡(luò)上可以分成前向串?dāng)_和反向串?dāng)_Sc，這個兩個信號極性相同；由耦合電感產(chǎn)生的串?dāng)_信號也分成前向串?dāng)_和反向串?dāng)_SL，這兩個信號極性相反。耦合電感電容產(chǎn)生的前向串?dāng)_和反向串?dāng)_同時存在，并且大小幾乎相等，這樣，在受害網(wǎng)絡(luò)上的前向串?dāng)_信號由于極性相反，相互抵消，反向串?dāng)_極性相同，疊加增強(qiáng)。

串?dāng)_分析的模式通常包括默認(rèn)模式，三態(tài)模式和最壞情況模式分析。默認(rèn)模式類似我們實(shí)際對串?dāng)_測試的方式，即侵害網(wǎng)絡(luò)驅(qū)動器由翻轉(zhuǎn)信號驅(qū)動，受害網(wǎng)絡(luò)驅(qū)動器保持初始狀態(tài)（高電平或低電平），然后計算串?dāng)_值。這種方式對于單向信號的串?dāng)_分析比較有效。三態(tài)模式是指侵害網(wǎng)絡(luò)驅(qū)動器由翻轉(zhuǎn)信號驅(qū)動，受害的網(wǎng)絡(luò)的三態(tài)終端置為高阻狀態(tài)，來檢測串?dāng)_大小。這種方式對雙向或復(fù)雜拓樸網(wǎng)絡(luò)比較有效。最壞情況分析是指將受害網(wǎng)絡(luò)的驅(qū)動器保持初始狀態(tài)，仿真器計算所有默認(rèn)侵害網(wǎng)絡(luò)對每一個受害網(wǎng)絡(luò)的串?dāng)_的總和。這種方式一般只對個別關(guān)鍵網(wǎng)絡(luò)進(jìn)行分析，因?yàn)橐嬎愕慕M合太多，仿真速度比較慢。
72、導(dǎo)帶，即微帶線的地平面的鋪銅面積有規(guī)定嗎？
對于微波電路設(shè)計，地平面的面積對傳輸線的參數(shù)有影響。具體算法比較復(fù)雜（請參閱安杰倫的EESOFT有關(guān)資料）。而一般PCB數(shù)字電路的傳輸線仿真計算而言，地平面面積對傳輸線參數(shù)沒有影響，或者說忽略影響。
73、在EMC測試中發(fā)現(xiàn)時鐘信號的諧波超標(biāo)十分嚴(yán)重，只是在電源引腳上連接去耦電容。在PCB設(shè)計中需要注意哪些方面以抑止電磁輻射呢？
EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導(dǎo)。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導(dǎo)方式傳播，此外，必要的匹配和屏蔽也是需要的。
74、采用4層板設(shè)計的產(chǎn)品中，為什么有些是雙面鋪地的，有些不是？
鋪地的作用有幾個方面的考慮：1，屏蔽；2，散熱；3，加固；4，PCB工藝加工需要。所以不管幾層板鋪地，首先要看它的主要原因。
這里我們主要討論高速問題，所以主要說屏蔽作用。表面鋪地對EMC有好處，但是鋪銅要盡量完整，避免出現(xiàn)孤島。一般如果表層器件布線較多，
很難保證銅箔完整，還會帶來內(nèi)層信號跨分割問題。所以建議表層器件或走線多的板子，不鋪銅。
75、對于一組總線（地址，數(shù)據(jù)，命令）驅(qū)動多個（多達(dá)4，5個）設(shè)備（FLASH,SDRAM,其他外設(shè)...）的情況，在PCB布線時，采用那種方式？
布線拓?fù)鋵π盘柾暾缘挠绊?，主要反映在各個節(jié)點(diǎn)上信號到達(dá)時刻不一致，反射信號同樣到達(dá)某節(jié)點(diǎn)的時刻不一致，所以造成信號質(zhì)量惡化。一般來講，星型拓?fù)浣Y(jié)構(gòu)，可以通過控制同樣長的幾個stub，使信號傳輸和反射時延一致，達(dá)到比較好的信號質(zhì)量。
在使用拓?fù)渲g，要考慮到信號拓?fù)涔?jié)點(diǎn)情況、實(shí)際工作原理和布線難度。不同的buffer，對于信號的反射影響也不一致，所以星型拓?fù)洳⒉荒芎芎媒鉀Q上述數(shù)據(jù)地址總線連接到flash和sdram的時延，進(jìn)而無法確保信號的質(zhì)量；另一方面，高速的信號一般在dsp和sdram之間通信，flash加載時的速率并不高，所以在高速仿真時只要確保實(shí)際高速信號有效工作的節(jié)點(diǎn)處的波形，而無需關(guān)注flash處波形；星型拓?fù)浔容^菊花鏈等拓?fù)鋪碇v，布線難度較大，尤其大量數(shù)據(jù)地址信號都采用星型拓?fù)鋾r。
附圖是使用Hyperlynx仿真數(shù)據(jù)信號在DDR——DSP——FLASH拓?fù)溥B接，和DDR——FLASH——DSP連接時在150MHz時的仿真波形。
可以看到，第二種情形，DSP處信號質(zhì)量更好，而FLASH處波形較差，而實(shí)際工作信號時DSP和DDR處的波形

此主題相關(guān)圖片如下：