低功耗設(shè)計(jì)的實(shí)現(xiàn)是我們關(guān)注的焦點(diǎn)，現(xiàn)代企業(yè)越來越注重低功耗。因?yàn)?，低功耗往往能為器件帶來更好的性能。在前文中，小編?duì)FPGA低功耗設(shè)計(jì)有所闡述。為增進(jìn)大家對(duì)低功耗的認(rèn)識(shí)，本文將對(duì)基于Freeze技術(shù)的低功耗設(shè)計(jì)予以介紹。如果你對(duì)低功耗設(shè)計(jì)具有興趣，不妨繼續(xù)往下閱讀哦。

　　由于更嚴(yán)格的功耗限制、規(guī)范和標(biāo)準(zhǔn)要求，系統(tǒng)設(shè)計(jì)師現(xiàn)在比什么時(shí)候都關(guān)注功耗問題。對(duì)于下一代的設(shè)計(jì)，功耗預(yù)算通常得到穩(wěn)定的控制，或者降低，但卻增加了更多的特性和處理能力需求。通常，盡管產(chǎn)品特性和性能需求不斷增加，功耗預(yù)算還是很緊張，功能和性能的增加與降低功耗的目的是相矛盾的。摩爾定律效應(yīng)縮小了工藝的尺寸加大了功耗問題，而且由于高的晶體管泄漏增加了靜態(tài)功耗。

　　如數(shù)碼相機(jī)、無線手持設(shè)備、智能電話和多媒體播放器這些電池供電應(yīng)用的增長(zhǎng)，推動(dòng)了對(duì)低功耗半導(dǎo)體器件的需求。這種需求的爆發(fā)性增長(zhǎng)加之對(duì)節(jié)能的不斷提高的要求，特別是與電池壽命相關(guān)的節(jié)能要求，導(dǎo)致對(duì)低功耗半導(dǎo)體技術(shù)的全球性需求。其結(jié)果是，半導(dǎo)體設(shè)計(jì)師開始研究如何在不增加系統(tǒng)的功率條件下，不斷地提高性能、降低成本并延長(zhǎng)電池的壽命。

　　需要低功耗的半導(dǎo)體技術(shù)的應(yīng)用可以是電池供電的電器、具有可靠性考慮的熱敏感應(yīng)用，或者具有嚴(yán)格功率預(yù)算以及冷卻方法受限的交流電供電應(yīng)用。需要低功耗解決方案的應(yīng)用包括從便攜式電子產(chǎn)品到工業(yè)測(cè)試和測(cè)量設(shè)備，以及可移動(dòng)的醫(yī)療電子設(shè)備和汽車應(yīng)用以及軍用和航空應(yīng)用。

　　對(duì)于這些應(yīng)用，可以使系統(tǒng)快速進(jìn)入和退出低功耗模式，最終獲得最低的功耗和很長(zhǎng)的系統(tǒng)空閑時(shí)間。其它的考慮包括設(shè)計(jì)安全性、原型建立、外形尺寸、設(shè)計(jì)復(fù)用以及現(xiàn)場(chǎng)可升級(jí)能力。

　　傳統(tǒng)上，專用集成電路（ASIC）和復(fù)雜的可編程邏輯器件（CPLD）解決了便攜式市場(chǎng)的需求。然而，當(dāng)今某些低功耗應(yīng)用中所使用的CPLD開始失去其魅力，這主要因?yàn)閷?duì)更高端特性的需求增加、需要額外的邏輯以及相對(duì)較高成本導(dǎo)致。由于產(chǎn)品面市時(shí)間更長(zhǎng)，并且在滿足不斷變化的標(biāo)準(zhǔn)以及后期的設(shè)計(jì)修改上缺乏足夠的靈活性，使用ASIC的風(fēng)險(xiǎn)變得更高，常常對(duì)于某些便攜式應(yīng)用來說并不適用，這些應(yīng)用的市場(chǎng)動(dòng)態(tài)改變導(dǎo)致更傾向于采用低功耗的PLD和FPGA。

　　這樣一來，隨著終端產(chǎn)品壽命縮短、競(jìng)爭(zhēng)加劇以及產(chǎn)品上市時(shí)間對(duì)產(chǎn)品的成功有極大的影響，可編程的半導(dǎo)體平臺(tái)成為首先的解決方案。使用可編程解決方案是最容易的，且最快上市、獲利的。然而，這些可編程平臺(tái)還應(yīng)該滿足所有其它的設(shè)計(jì)要求，例如成本、功能和性能、尺寸、安全性，以及必然的功率問題。市場(chǎng)研究公司iSuppli預(yù)測(cè)，20億美元的ASIC市場(chǎng)可能有3億美元的分額轉(zhuǎn)移到低功耗現(xiàn)場(chǎng)可編程門陣列（FPGA）解決方案。

　　可編程、全功能的FPGA，例如基于閃存的Actel IGLOO系列能滿足便攜式應(yīng)用市場(chǎng)的短產(chǎn)品壽命周期和激烈的競(jìng)爭(zhēng)問題。這些器件能滿足便攜式應(yīng)用設(shè)計(jì)需求，例如以ASIC水平的單位成本實(shí)現(xiàn)最高的設(shè)計(jì)安全性、小的產(chǎn)品尺寸、上電即用（LAPU）、短的產(chǎn)品上市時(shí)間，使之成為ASIC和CPLD最具吸引力的替代產(chǎn)品。可編程單芯片系列的靜態(tài)功耗僅僅5？W，與其最接近的競(jìng)爭(zhēng)產(chǎn)品相比較，靜態(tài)功耗降低4倍，與領(lǐng)先的可編程邏輯器件相比，便攜式應(yīng)用可以實(shí)現(xiàn)超過5倍的電池壽命，為低功耗設(shè)定了新的標(biāo)桿。

　　為實(shí)現(xiàn)這樣的低功耗，同時(shí)保持FPGA內(nèi)容，該系列采用了Flash*Freeze技術(shù)，允許器件進(jìn)入和退出超低功耗模式。

　　IGLOO器件不需要額的元件就能關(guān)斷I/O或時(shí)鐘，同時(shí)保持設(shè)計(jì)信息、SRAM內(nèi)容和寄存器。Flash*Freeze技術(shù)與在系統(tǒng)可編程特性相結(jié)合，允許用戶在制造后期或應(yīng)用中很快、輕易地升級(jí)和更新設(shè)計(jì)。支持1.2V內(nèi)核電壓還可以進(jìn)一步降低功耗，從而獲得最低的總系統(tǒng)功耗。

　　Flash*Freeze技術(shù)允許用戶讓所有連接到該器件的電源、I/O和時(shí)鐘處于正常的工作狀態(tài)。當(dāng)器件進(jìn)入Flash*Freeze模式時(shí)，器件將自動(dòng)地關(guān)斷時(shí)鐘以及到FPGA內(nèi)核的輸入;當(dāng)器件退出Flash*Freeze模式時(shí)，所有的活動(dòng)都將恢復(fù)，數(shù)據(jù)得到保留。這種低功耗特性加之可編程特性、單芯片、單電壓和小的尺寸，使得IGLOO器件最適合便攜式電子產(chǎn)品。

　　通過很多種方法來進(jìn)行設(shè)計(jì)以使可用功率最大化，可以使用其它的低功耗模式。低功耗激活功能（靜態(tài)空閑）允許器件在系統(tǒng)中通過保持I/O、SRAM和寄存器以及邏輯功能的條件下，完全正常執(zhí)行功能的同時(shí)，保持超低的功耗。這樣就允許器件根據(jù)外部輸入來管理系統(tǒng)功耗（即掃描鍵盤激勵(lì)），而功耗最低。或者，在睡眠模式下，在FPGA內(nèi)核電壓關(guān)斷時(shí)，更大的設(shè)備可以實(shí)現(xiàn)最大的功耗節(jié)省。這種基于閃存的解決方案的上電可用的獨(dú)特特性，可以使系統(tǒng)從睡眠模式下快速地喚醒。

　　而且，像數(shù)碼相機(jī)、智能手機(jī)和MP3播放器這樣的手持設(shè)備通常都采用高端的嵌入式處理器。這些嵌入式處理器需要與一種或幾種常用的存儲(chǔ)接口一起工作，例如IDE、CE-ATA、SDIO或CF。因此，迫切需要有效的存儲(chǔ)器接口管理，將處理器負(fù)責(zé)的這些任務(wù)卸載到低功耗的可編程FPGA上。這些器件可以很容易地管理VLIO或AMBA總線與不同類的存儲(chǔ)器之間的接口。