簡介

　　基于微處理器的器件需要使用穩(wěn)壓電源(PSU)以檢測輸入功率損耗和繼續(xù)在完成內(nèi)存?zhèn)浞?即將關(guān)鍵數(shù)據(jù)寫入非易失性存儲器)的時(shí)間內(nèi)進(jìn)行供電。

　　設(shè)計(jì)連續(xù)輸出功率的一種方法是：生成較高的輸出電壓和使用線性穩(wěn)壓器生成所需的較低電壓。線性穩(wěn)壓器輸入端電容用于提供維持時(shí)間。但遺憾的是，這種方法會降低電源的整體效率，原因是它需要使用次級線性穩(wěn)壓器，進(jìn)而需要更大的變壓器和元件，使得電源電路初級側(cè)的額定功率更高。

　　另一種解決方案是使用已知的導(dǎo)通時(shí)間延長技術(shù)，這種方法在Power Integrations(PI)的一系列離線式開關(guān)IC中得到采用。在PI芯片中，導(dǎo)通時(shí)間延長功能與開/關(guān)控制功能相結(jié)合，用來提供穩(wěn)壓。這兩種技術(shù)都可以替代傳統(tǒng)的脈寬調(diào)制(PWM)控制，而無需添加額外的電路，如圖1所示。

?

　　內(nèi)存?zhèn)浞莨β室?/p>

　　需要在關(guān)斷之前存儲關(guān)鍵數(shù)據(jù)的產(chǎn)品應(yīng)用通常會使用EEPROM內(nèi)存，并需要獲得穩(wěn)壓電源電壓，以便在完成內(nèi)存寫周期的時(shí)間持續(xù)供電。對于某些EEPROM內(nèi)存而言，寫周期時(shí)間可能長達(dá)10 ms。為了提供足夠的寫周期時(shí)間，標(biāo)準(zhǔn)的做法是：通過關(guān)閉所有外設(shè)和不必要的額外負(fù)載來降低斷電序列條件下的功耗。圖2顯示了直流總線電壓和斷電序列的關(guān)系，從而可以有效利用儲存在輸入直流總線端濾波電容中的能量。

　　功率轉(zhuǎn)換器階段需要使用儲存于輸入濾波電容中的能量，以便將輸出電壓維持在穩(wěn)壓限制范圍之內(nèi)。在圖2中，這代表著直流總線電壓從Vmin2降到Vmin3及進(jìn)行數(shù)據(jù)備份所需要維持的一段時(shí)間(檢測到輸入失敗情況后)。

　　對于大多數(shù)低功率應(yīng)用而言，反激式轉(zhuǎn)換器因?yàn)榫哂谐杀镜?、元件?shù)量少和在通用輸入應(yīng)用中易于設(shè)計(jì)等優(yōu)勢，而成為一種可選的拓?fù)浣Y(jié)構(gòu)。我們將用兩個反激式轉(zhuǎn)換器進(jìn)行比較，來說明導(dǎo)通時(shí)間延長技術(shù)的效率及其對電容選擇的影響：一個反激式轉(zhuǎn)換器在非連續(xù)導(dǎo)通模式工作一固定頻率技術(shù)(DCMFF)，而另一個則利用導(dǎo)通時(shí)間延長來實(shí)施非連續(xù)導(dǎo)通模式-占空比擴(kuò)展技術(shù)(DCMDE)。

　　輸入電壓下降時(shí)的功率輸出

　　案例1：DCMFF-最大占空比為50%。在本例中，我們將針對工作頻率為100kHz并使用了一個500μH初級電感的21.25W(5V@4.25A)電源設(shè)計(jì)，對最大占空比為50%的DCMFF轉(zhuǎn)換階段的功率輸出能力進(jìn)行測評(參見圖3)。假設(shè)能效為84%。

　　此設(shè)計(jì)的Vmim為100V。當(dāng)直流總線電壓為100V時(shí)，如果所連負(fù)載等于滿載(即21.25W)，則占空比將達(dá)到最大值。

　　對于最大占空比為50%的DCMFF設(shè)計(jì)，最大輸出功率與直流總線電壓之間的關(guān)系如公式(1)所示。

?

　　圖4顯示，電路的最大功率能力將隨著電壓的下降而下降，對于為50%滿載的負(fù)載，電路可以維持輸出端穩(wěn)壓，使直流總線電壓僅下降到69V。

?

　　案例2：DCMDE-導(dǎo)通時(shí)間延長而不改變關(guān)斷時(shí)間可以自動擴(kuò)展占空比。要使導(dǎo)通時(shí)間延長方法與固定頻率DCMFF方法進(jìn)行可行性對比，需要將Vmin=100V下的占空比假設(shè)為50%。其結(jié)果是，電路在100V直流輸入電壓下輸出滿載功率時(shí)的初級電感值相同，以及高于100VDC的直流總線電壓具有相同的工作條件。

　　電路工作情況：電路的工作情況與DCMFF配置相同，直到直流輸入電壓降到與Vmim相等的值。隨著輸入電壓降到Vmin以下，t0-t1的時(shí)間間隔將被延長，直到初級電流達(dá)到預(yù)定的峰值初級電流值，后者等于輸入電壓為Vmin(占空比為50%)時(shí)的預(yù)計(jì)值。t1到t2的時(shí)間間隔保持不變，且等于正常工作條件下開關(guān)頻率的時(shí)間間隔的一半。

　　圖5顯示了輸入電壓下降時(shí)初級繞組電流波形的變化。由于電感電流斜率隨著輸入電壓的降低而降低，因此初級電流達(dá)到所需的峰值電流值將需要更長的時(shí)間。雖然通過延長導(dǎo)通時(shí)間間隔可以自動降低工作頻率，但每個工作周期儲存在電感中的能量仍將保持不變。工作頻率下降可以導(dǎo)致電路的最大功率能力隨之下降。此時(shí)，電路的最大功率能力曲線表現(xiàn)為不同的形狀(參見圖4)。

　　最小輸入電壓與最大輸出功率之間的關(guān)系如公式(2)和公式(3)所示。

?

?

　　對比以上兩條曲線可以明顯確定，與DCMFF(固定頻率占空比限制)設(shè)計(jì)相比，導(dǎo)通時(shí)間延長方案可以使功率轉(zhuǎn)換器在較低的輸入電壓下輸出更高的功率(參見圖4)。

　　通過這兩條曲線還可以看到，對于輸出端50%的負(fù)載，DCMFF可以維持直流總線電壓降至大約69V的穩(wěn)壓，而DCMDE轉(zhuǎn)換器則可以維持低至31.5V的穩(wěn)壓。因此，DCMDE方法使電源能夠?yàn)閮?nèi)存?zhèn)浞莶僮魈峁└L的維持時(shí)間，充分利用儲仔于輸入電容中的能量。

　　直流輸入總線濾波電容值的選擇

　　如圖6所示，直流總線濾波電容可以用來將轉(zhuǎn)換器階段的輸入電壓維持在等于或高于Vmin值的水平，使轉(zhuǎn)換器可以保持工作并維持穩(wěn)壓。參考文獻(xiàn)[1]、[2]和[3]中提供有計(jì)算這一電容值的詳細(xì)方法。轉(zhuǎn)換器在td期間所需的能量由放電電容提供。所需的電容值可以通過公式(4)進(jìn)行估算。

?

　　90VDC或100VDC的值是轉(zhuǎn)換器最小直流總線電壓的最佳選擇，這一點(diǎn)在參考文獻(xiàn)[3]中已有說明。Vmin值進(jìn)一步減小有助于降低輸入端所需的電容值，但這也會導(dǎo)致初級繞組中的峰值電流大幅升高，并且還需要過大設(shè)計(jì)電路中的開關(guān)元件。

　　如果開關(guān)電源必須保持工作并在干擾期間提供穩(wěn)壓輸出電壓，則必須對其輸入電容進(jìn)行選擇，以使最小輸入RMS電壓比額定電壓低30%，即120V系統(tǒng)的最小輸入RMS電壓約為84 VAC(參見公式(5)和公式(6))。

?

　　在任何給定輸入電源電壓情況下，時(shí)間td是工作頻率的函數(shù)(參見圖6)。

　　圖7和圖8顯示了在不同轉(zhuǎn)換器工作頻率下的不同最小直流總線電壓值(Vmin)所需的輸入電容估計(jì)值。三組曲線分別表示：不需要任何維持的條件下的額定電容;4 ms的維持時(shí)間;輸入電源線電壓頻率的一個半周期的維持時(shí)間。

?

?

　　對于正常工作情況或存在短時(shí)間電源線干擾的工作情況，圖7和圖8提供了易于使用的倍增系數(shù)，用于計(jì)算所需的電容值。此電容的值稱為Cn或額定電容。

　　用于在斷電序列期間維持穩(wěn)壓的直流總線電壓最小值可以從圖4得出，或使用公式(1)和公式(2)計(jì)算得出。然后，可以使用公式(7)來計(jì)算輸入端所需的電容值，以確保在完成斷電序列期間能夠提供足夠長的維持時(shí)間。

　　Ch=完成斷電序列或內(nèi)存?zhèn)浞菟璧碾娙?/p>

　　PR=在斷電序列期間降低的輸出功率水平

　　ηR=功率水平降低時(shí)的轉(zhuǎn)換器效率

　　th=斷電序列的持續(xù)時(shí)間

　　Vs=斷電序列開始時(shí)的直流總線電壓

　　Ve=功率降低時(shí)維持穩(wěn)壓所需要達(dá)到的直流總線電壓

　　如果Ch遠(yuǎn)遠(yuǎn)大于Cn，則必須使用較高的值?？梢酝ㄟ^提高Vmin來減小計(jì)算的Cn和Ch

　　值之間的差異。

　　對于設(shè)計(jì)用于在低至100VDC的直流總線電壓下工作且必須在低至47Hz的頻率下工作的20W通用輸入電源來說，正常工作情況下的輸入電容值或Cn將大約為100μF，其前提

　　是轉(zhuǎn)換器效率超過85%(見圖7)。

　　如果在輸入電源失敗后必須至少在35 ms的時(shí)間內(nèi)提供穩(wěn)壓電源(以便完成EEPROM寫周期)，那么電容Ch中必須具備足夠的能量。

　　如果內(nèi)存?zhèn)浞萜陂g所需的負(fù)載為10 W(滿載的50%)，且電源采用最大占空比為50%、固定頻率100 kHz控制器設(shè)計(jì)而成，那么所需的電容值將為172μF，該值可以使用公式(1)、公式(4)或圖4計(jì)算得出。

　　如果將此電源的控制方案修改為使用導(dǎo)通時(shí)間延長技術(shù)，則所需的Ch值可大幅減少到100 μF，使用公式(4)或圖4可以計(jì)算出該值。因此，無需擴(kuò)充輸入電容便能滿足延長的(35ms)功率要求。

　　在前面的示例中，假設(shè)在較低直流電壓和50%的負(fù)載條件下運(yùn)行時(shí)轉(zhuǎn)換器功率降至78%(在實(shí)際設(shè)計(jì)中，這一點(diǎn)可經(jīng)過全面驗(yàn)證)。

　　導(dǎo)通時(shí)間延長技術(shù)的限制

　　雖然導(dǎo)通時(shí)間延長可顯著提高反激式電源的功率輸出，但必須注意的是，不要讓電源在延長的導(dǎo)通時(shí)間下無限期地運(yùn)行。導(dǎo)通時(shí)間在超過正常極限之外的任何延長均會導(dǎo)致RMS電流的增加，從而導(dǎo)致MOSFET及初級繞組上的功率全部耗盡。

　　結(jié)語

　　電源需要配備正確容量的輸入電容，這樣可以確保在電源線干擾期間仍能夠正常運(yùn)行，并可在檢測出輸入故障之后，提供足夠時(shí)間的穩(wěn)壓電源，確保關(guān)鍵數(shù)據(jù)在關(guān)斷之前得以儲存。如果使用的是帶導(dǎo)通時(shí)間延長功能的集成開關(guān)，則在本應(yīng)用中可大幅減小輸入電容的容量。本文所列舉的示例表明，DCMFF技術(shù)(不含導(dǎo)通時(shí)間延長設(shè)計(jì))需要更高的輸入電壓才能輸出與DCMDE技術(shù)(含導(dǎo)通時(shí)間延長設(shè)計(jì))同等數(shù)量的功率，在低于設(shè)計(jì)的最小直流電壓下工作時(shí)更是如此。導(dǎo)通時(shí)間延長是Powei Integrations的離線式開關(guān)IC中集成的眾多功能之一，設(shè)計(jì)師采用這些IC可以設(shè)計(jì)出更為高效和更具成本效益的電源產(chǎn)品。