解決加速和智能基礎(chǔ)架構(gòu)中的內(nèi)存瓶頸及可組合性，為云規(guī)模部署打下基礎(chǔ)
?
中國(guó)，北京 - 2022年9月1日-智能系統(tǒng)專用連接解決方案企業(yè)Astera Labs今日宣布已開始向客戶和戰(zhàn)略合作伙伴提供Leo Memory Connectivity Platform預(yù)量產(chǎn)樣品，平臺(tái)可支持Compute Express Link? (CXL?) 1.1和2.0，實(shí)現(xiàn)云服務(wù)器的安全性、可靠性以及高性能內(nèi)存擴(kuò)展和池化。在對(duì)Leo智能內(nèi)存控制器 (Smart Memory Controllers)與業(yè)界先進(jìn)的CPU/GPU平臺(tái)以及DRAM內(nèi)存模塊在各種實(shí)際工作負(fù)載上成功進(jìn)行端到端互操作性測(cè)試之后，順利達(dá)成了這一里程碑。
?
Astera Labs首席執(zhí)行官Jitendra Mohan表示：“我們支持CXL 1.1和2.0的Leo Memory Connectivity Platform專用于解決加速和智能基礎(chǔ)架構(gòu)中的處理器內(nèi)存帶寬瓶頸和容量限制。我們向合作伙伴及客戶成功交付了Leo智能內(nèi)存控制器、基于Leo的硬件電路板解決方案以及全面的軟件工具，為在云端實(shí)現(xiàn)無縫、大規(guī)模部署內(nèi)存池化和擴(kuò)展鋪平道路，達(dá)成了在業(yè)界首屈一指的重要里程碑?！?br /> ?
CXL標(biāo)準(zhǔn)已被證實(shí)是在云端實(shí)現(xiàn)人工智能(AI)和機(jī)器學(xué)習(xí)(ML)愿景的關(guān)鍵推動(dòng)因素。Leo 智能內(nèi)存控制器可實(shí)現(xiàn)CXL.memory (CXL.mem)協(xié)議，允許CPU訪問和管理CXL附加內(nèi)存，以支持通用計(jì)算、AI訓(xùn)練和推理、機(jī)器學(xué)習(xí)、內(nèi)存數(shù)據(jù)庫(kù)、內(nèi)存分層、多用戶用例和其他特定于應(yīng)用的工作負(fù)載。
?
Leo智能內(nèi)存控制器支持計(jì)算密集型工作負(fù)載（如AI和ML）的云規(guī)模部署，可提供超大規(guī)模數(shù)據(jù)中心所需的全面功能。Leo可在可靠性、可用性以及可維護(hù)性(RAS)方面提供服務(wù)器級(jí)別的定制化功能，幫助數(shù)據(jù)中心運(yùn)營(yíng)人員定制個(gè)性化解決方案，以防止諸如內(nèi)存錯(cuò)誤、材料性能退化、環(huán)境影響或制造缺陷等因素對(duì)應(yīng)用性能、運(yùn)行時(shí)間和用戶體驗(yàn)造成影響。使用面向車隊(duì)管理的廣泛遠(yuǎn)程診斷功能和軟件API，有助于在基于云的平臺(tái)上實(shí)現(xiàn)大規(guī)模管理、調(diào)試和部署。與其他內(nèi)存擴(kuò)展解決方案不同，Leo可支持端到端數(shù)據(jù)路徑安全，釋放最大容量和帶寬，為每個(gè)Leo控制器提供高達(dá)2TB的內(nèi)存，以及每個(gè)內(nèi)存通道高達(dá)5600MT/s的速度，這是充分利用CXL 1.1和2.0接口帶寬所需的最低速度。
?
AMD公司數(shù)據(jù)中心生態(tài)系統(tǒng)和解決方案部門副總裁Raghu Nambiar表示：“CXL作為開放式標(biāo)準(zhǔn)接口，可支持組合式內(nèi)存基礎(chǔ)架構(gòu)，擴(kuò)展和共享內(nèi)存資源，為現(xiàn)代數(shù)據(jù)中心帶來更高的效率。我們十分榮幸能夠與Astera Labs開展密切合作開發(fā)Leo Memory Connectivity Platform，并且利用AMD處理器和加速器完成可互操作和可靠性的驗(yàn)證?！?br /> ?
Leo 智能內(nèi)存控制器具備靈活的內(nèi)存架構(gòu)，除JEDEC標(biāo)準(zhǔn)的DDR接口外，還可支持其他內(nèi)存供應(yīng)商專用接口，提供獨(dú)特靈活性，支持不同的內(nèi)存類型，可以降低總體擁有成本(TCO)。Leo 智能內(nèi)存控制器還是業(yè)界首個(gè)解決內(nèi)存池化和共享問題的解決方案，可提升數(shù)據(jù)中心運(yùn)營(yíng)商的內(nèi)存利用率、增強(qiáng)可用性，從而進(jìn)一步降低TCO。
?
Intel數(shù)據(jù)平臺(tái)工程與架構(gòu)集團(tuán)副總裁兼總經(jīng)理Zane Ball表示：“CXL為下一代服務(wù)器架構(gòu)中的大量?jī)?nèi)存連接選項(xiàng)和創(chuàng)新提供了一個(gè)平臺(tái)，業(yè)界要實(shí)現(xiàn)以數(shù)據(jù)為中心的應(yīng)用的巨大潛力，這一平臺(tái)就是關(guān)鍵。我們通過Leo Memory Connectivity Platform與CXL生態(tài)系統(tǒng)提供商Astera Labs繼續(xù)合作，將有助于客戶開發(fā)可靠、可互操作的CXL內(nèi)存擴(kuò)展和池化解決方案?！?br /> ?
我們與業(yè)界先進(jìn)的處理器供應(yīng)商、內(nèi)存供應(yīng)商、戰(zhàn)略云客戶、系統(tǒng)OEM和CXL 聯(lián)盟(CXLTM Consortium)緊密合作，共同開發(fā)Leo 智能內(nèi)存控制器，確保滿足合作伙伴的特定要求，并且能夠在整個(gè)生態(tài)系統(tǒng)中無縫實(shí)現(xiàn)互操作。
?
CXL 聯(lián)盟主席 Siamak Tavallaei 表示：“Astera Labs憑借在連接性方面的專業(yè)知識(shí)以及在廠商中立互操作性方面的努力，一直為CXL 聯(lián)盟做出寶貴貢獻(xiàn)。Astera Labs能夠提供這樣一個(gè)解決方案是激動(dòng)人心的，這有助于CXL內(nèi)存擴(kuò)展和池化產(chǎn)品市場(chǎng)實(shí)現(xiàn)快速發(fā)展?！?br /> ?
面向CXL附加內(nèi)存的Astera Labs Leo Memory Connectivity Platform可以提供以下產(chǎn)品解決方案：

• Leo E-Series 智能內(nèi)存控制器支持內(nèi)存擴(kuò)展
• Leo P-Series 智能內(nèi)存控制器支持內(nèi)存擴(kuò)展、池化和共享
• Aurora A-Series 智能內(nèi)存硬件解決方案 - PCIe CEM Add-in插卡，可用于Leo 智能內(nèi)存控制器即插即用部署

?
開發(fā)與評(píng)估：
Astera Labs發(fā)布了各種產(chǎn)品文檔、應(yīng)用筆記、固件、軟件、管理實(shí)用程序和開發(fā)工具包，方便合作伙伴和客戶實(shí)現(xiàn)Leo智能內(nèi)存控制器和Aurora A-Series智能內(nèi)存硬件解決方案的無縫評(píng)估、開發(fā)和部署。