在現(xiàn)代電子設(shè)計(jì)中，電源完整性是PCB設(shè)計(jì)不可或缺的一部分。為了確保電子設(shè)備有穩(wěn)定性能，從電源的源頭到接收端，我們都必須全面考慮和設(shè)計(jì)。如電源模塊、內(nèi)層平面以及供電芯片等，通過(guò)精心設(shè)計(jì)和優(yōu)化，才能實(shí)現(xiàn)真正意義上的電源完整性。本文將深入探討這三個(gè)關(guān)鍵方面，為PCB設(shè)計(jì)提供實(shí)用的指導(dǎo)和策略。

電源模塊布局布線

電源模塊是電子設(shè)備的能量來(lái)源，其性能與布局直接影響到整個(gè)系統(tǒng)的穩(wěn)定性和效率。正確的布局和走線不僅能減少噪聲干擾，還能確保電流的順暢流通，從而提高整體性能。

1

電源模塊布局

● 源頭處理：電源模塊作為電源的起始點(diǎn)，布局時(shí)應(yīng)特別注意，為了減小噪聲引入，應(yīng)確保電源模塊的周圍環(huán)境盡量清潔，避免與其他高頻或噪聲敏感元件相鄰。

●?靠近供電芯片：電源模塊應(yīng)盡量靠近供電的芯片放置，這樣可以減小電流傳輸過(guò)程中的損耗，并降低內(nèi)層平面的面積需求。

●?散熱考慮：電源模塊在工作時(shí)可能會(huì)產(chǎn)生熱量，因此應(yīng)確保其上方?jīng)]有遮擋物，以便于散熱，如有必要，可以加入散熱片或風(fēng)扇進(jìn)行散熱。

●?避免環(huán)路：走線時(shí)應(yīng)避免形成電流環(huán)路，以減少電磁干擾的可能性。

2

電源模塊走線

●?寬度與電流：電源線的寬度應(yīng)根據(jù)其所需承載的電流大小來(lái)確定，較大的電流需要更寬的線寬以確保電流能力。

●?過(guò)孔數(shù)量：在電源線的走線過(guò)程中，如果需要穿越層面，應(yīng)確保有足夠的過(guò)孔來(lái)承載電流，避免過(guò)孔過(guò)熱。

●?距離與耦合：電源線與其他信號(hào)線之間的距離應(yīng)適當(dāng)，避免過(guò)于接近導(dǎo)致耦合效應(yīng)。

●?地線處理：地線作為回流路徑，應(yīng)盡量確保地線的連續(xù)性，避免地線斷裂或突然變窄。

內(nèi)層平面設(shè)計(jì)規(guī)劃

1

疊層設(shè)計(jì)

在PCB的EMC設(shè)計(jì)中，疊層設(shè)計(jì)是關(guān)鍵環(huán)節(jié)，需考慮布線與電源分割。

●?為確保電源平面的低阻抗特性及電源噪聲的地耦合吸收，電源與地層間距應(yīng)不大于10mil，通常建議小于5mil。

●?若單一電源平面無(wú)法實(shí)現(xiàn)，可利用表層鋪設(shè)電源平面，緊相鄰的電源和地平面形成了一個(gè)具有最小交流阻抗的平面電容，具有優(yōu)異的高頻特性。

●?避免相鄰的兩個(gè)電源層過(guò)近（特別是電壓差異大的），以防止噪聲互相耦合，如不可避免，應(yīng)盡量增加兩電源層間的間距。

●?參考平面，特別是電源參考平面，應(yīng)保持低阻抗特性，可通過(guò)旁路電容和疊層調(diào)整來(lái)優(yōu)化。

2

多種電源的分割

●?對(duì)于小范圍的特定電源，如某IC芯片的核心工作電壓，盡量在信號(hào)層上敷銅，以確保電源層的完整性，但避免在表層敷電源銅皮，減少噪聲輻射。

●?分割寬度選擇應(yīng)適當(dāng)，電壓大于12V時(shí)，寬度可為20-30mil；反之選12-20mil，模擬與數(shù)字電源的分割寬度需加大，防止數(shù)字電源對(duì)模擬電源的噪聲干擾。

●?簡(jiǎn)潔的電源網(wǎng)絡(luò)應(yīng)在走線層完成，而較長(zhǎng)的電源網(wǎng)絡(luò)需加濾波電容。

●?分割后的電源平面應(yīng)保持規(guī)則，避免不規(guī)則形狀導(dǎo)致諧振和電源阻抗增加，不允許有細(xì)長(zhǎng)條和啞鈴形分割。

3

平面濾波

●?電源平面應(yīng)與地平面緊密耦合。

●?工作頻率超過(guò)500MHz的芯片，應(yīng)主要依靠平面電容濾波，并采用組合電容濾波，濾波效果需通過(guò)電源完整性仿真確認(rèn)。

●?控制平面去耦電容的安裝電感，如加寬電容引線、加大電容過(guò)孔等，確保電源地阻抗低于目標(biāo)阻抗。

供電芯片布局布線

供電芯片是電子設(shè)備的核心，確保其電源完整性是提高設(shè)備性能與穩(wěn)定性的關(guān)鍵，以下展開(kāi)說(shuō)明。

1

芯片電源管腳的走線處理

為了提供穩(wěn)定的電流供應(yīng)，建議將電源管腳走線加粗，一般應(yīng)加粗至與芯片管腳相同的寬度。

通常，最小的寬度不應(yīng)小于8mil，但為了達(dá)到更佳的效果，盡量將寬度做到10mil。

通過(guò)增加走線寬度，可以降低阻抗，從而減少電源噪聲，并確保足夠的電流供應(yīng)給芯片。

2

去耦電容的布局與布線

去耦電容在供電芯片的電源完整性控制中發(fā)揮著重要作用，根據(jù)電容的特性和應(yīng)用需求，去耦電容一般分為大電容和小電容兩種。

●?大電容：大電容通常均勻分布在芯片周圍，由于其諧振頻率較低，濾波半徑較大，它們能夠有效地濾除低頻噪聲，并提供穩(wěn)定的電源供應(yīng)。

●?小電容：小電容的諧振頻率較高，濾波半徑較小，因此應(yīng)該盡量靠近芯片管腳放置，如果放置過(guò)遠(yuǎn)，可能無(wú)法有效濾除高頻噪聲，失去去耦的作用。

3

并聯(lián)多個(gè)去耦電容的布線方式

為了進(jìn)一步提高電源完整性，通常會(huì)采用并聯(lián)多個(gè)去耦電容的方式，這樣可以利用電容的并聯(lián)，來(lái)降低單個(gè)電容的等效串聯(lián)電感（ESL）。

在并聯(lián)多個(gè)去耦電容時(shí)，需要注意電容的打孔方式：將電源和地的過(guò)孔相互錯(cuò)開(kāi)打孔。這樣可以降低去耦電容之間的互感，確保互感遠(yuǎn)小于單個(gè)電容的ESL，從而實(shí)現(xiàn)并聯(lián)多個(gè)去耦電容后，整體ESL的阻抗為1/N，同時(shí)通過(guò)降低互感，可以有效地提高濾波效果，并確保電源穩(wěn)定性的提升。

在實(shí)踐中，我們需要綜合考慮各種因素，如電流大小、走線寬度、過(guò)孔數(shù)量、耦合效應(yīng)等，以做出合理的布局和走線決策。同時(shí)，遵循設(shè)計(jì)規(guī)范和最佳實(shí)踐，確保電源完整性的控制和優(yōu)化。使用華秋DFM軟件，可以檢查最小線寬、線距等多項(xiàng)工藝問(wèn)題，簡(jiǎn)單便捷使PCB設(shè)計(jì)規(guī)范化。

華秋DFM軟件是國(guó)內(nèi)首款免費(fèi)PCB可制造性和裝配分析軟件，擁有300萬(wàn)+元件庫(kù)，可輕松高效完成裝配分析。其PCB裸板的分析功能，開(kāi)發(fā)了19大項(xiàng)，52細(xì)項(xiàng)檢查規(guī)則，PCBA組裝的分析功能，開(kāi)發(fā)了10大項(xiàng)，234細(xì)項(xiàng)檢查規(guī)則。

基本可涵蓋所有可能發(fā)生的制造性問(wèn)題，能幫助設(shè)計(jì)工程師在生產(chǎn)前檢查出可制造性問(wèn)題，且能夠滿足工程師需要的多種場(chǎng)景，將產(chǎn)品研制的迭代次數(shù)降到最低，減少成本。

審核編輯;hf?

?