在數(shù)字信號(hào)處理器飛速發(fā)展的今天，微處理器的應(yīng)用已主領(lǐng)著電子技術(shù)領(lǐng)域的潮流，先進(jìn)的數(shù)字信號(hào)處理技術(shù)，能實(shí)現(xiàn)各種復(fù)雜的功能。對(duì)正弦波信號(hào)發(fā)生器而言，數(shù)字DDS技術(shù)的誕生，使波形發(fā)生器技術(shù)有了進(jìn)一步的飛躍。就數(shù)字DDS波形發(fā)生器和模擬振蕩器對(duì)比而言，具有輸出頻率精度高，波形失真小，可由單片機(jī)或DSP微處理器對(duì)其進(jìn)行通訊控制其輸出頻率，從而實(shí)現(xiàn)用數(shù)控方式來精確控制其輸出頻率，以適應(yīng)高精度儀表或智能化系統(tǒng)信號(hào)發(fā)生器應(yīng)用，從而克服傳統(tǒng)方式通過模擬振蕩帶來的頻率調(diào)整分辨率低，穩(wěn)定性較差，無法實(shí)現(xiàn)和微處理器接口的智能化的缺點(diǎn)?；谠?a target="_blank">芯片能實(shí)現(xiàn)很寬范圍的輸出頻率和可輸出任何波形的特點(diǎn)。本文以DDS技術(shù)，介紹一種寬范圍正弦波發(fā)生器的芯片。

數(shù)字頻率合成技術(shù)芯片ML2035 DDS(Digitai Direct Frequency Synthesis)是一種全數(shù)字化的頻率合成器，由相位累加器、波形ROM、D/A轉(zhuǎn)換器和低通濾波器構(gòu)成。時(shí)鐘頻率給定后，輸出信號(hào)的頻率取決于頻率控制字；頻率分辨率取決于累加器位數(shù)；相位分辨率取決于ROM的地址線位數(shù)；幅度量化噪聲取決于ROM的數(shù)據(jù)位字長和DIA轉(zhuǎn)換器位數(shù)等?；贒DS信號(hào)發(fā)生器有如下優(yōu)點(diǎn)：(1)頻率分辨率高，輸出頻點(diǎn)多，可達(dá)N個(gè)頻點(diǎn)(N為相位累加器位數(shù))；(2)頻率切換速度快，可達(dá)μs量級(jí)；(3)頻率切換時(shí)相位連續(xù)；(4)可以輸出寬帶正交信號(hào)；(5)輸出相位噪聲低，對(duì)參考頻率源的相位噪聲有改善作用；(6)可以產(chǎn)生任意波形；(7)全數(shù)字化便于集成，體積小，重量輕。 DDS的核心部件是相位累加器，它由N位加法器與N位相位寄存器構(gòu)成，類似一個(gè)簡單的計(jì)數(shù)器。每來一個(gè)時(shí)鐘脈沖，相位寄存器的輸出就增加一個(gè)步長的相位增量值，加法器將頻率控制數(shù)據(jù)與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。相位累加器進(jìn)入線性相位累加，累加至滿量程時(shí)產(chǎn)生一次計(jì)數(shù)溢出，這個(gè)溢出頻率即為DDS的輸出頻率。正弦查詢表是一種可編程只讀存儲(chǔ)器(PROM)，存儲(chǔ)的是以相位為地址的一個(gè)周期正弦信號(hào)的采樣編碼值和包含一個(gè)周期正弦波的數(shù)字幅度信息，每個(gè)地址對(duì)應(yīng)于正弦波中0～360°范圍中的一個(gè)相位點(diǎn)。將相位寄存器的輸出與相位控制字相加，得到的數(shù)據(jù)，作為一個(gè)地址對(duì)正弦查詢表進(jìn)行尋址，查詢表把輸入的地址相位信息映射成正弦波幅度信號(hào)，驅(qū)動(dòng)DAC，輸出模擬信號(hào)。低通濾波器濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。隨著電子工程領(lǐng)域的實(shí)際需要以及數(shù)字集成電路和微電子技術(shù)的發(fā)展，DDS技術(shù)日益顯露出它的優(yōu)越性。

ML2035就是Micro Linear公司的一款基于DDS技術(shù)的單片正弦信號(hào)發(fā)生芯片，它可以在幾乎不需要其他外圍器件的條件下，產(chǎn)生從直流到25kHz的正弦信號(hào)。該芯片具有如下特點(diǎn)：
●輸出正弦信號(hào)頻率為直流到25kHz；
●具有低增益誤差和低諧波畸變性能；
●具有3線SPI兼容性串行微處理器接口，并具有數(shù)據(jù)鎖存功能；
●具有不需要外圍器件的全集成解決方案功能；
●頻率分辨率可達(dá)1．5Hz(±0．75Hz)(當(dāng)輸入時(shí)鐘頻率為12MHz時(shí))；
●自帶3～12MHz的內(nèi)部晶振；
●具有同步和異步的數(shù)據(jù)加載功能。

該芯片兼容SPI通訊接口，通訊控制可以通過單片機(jī)或DSP以SPI協(xié)議模式寫入需要的頻率，其通訊時(shí)序見圖2，各個(gè)電平的邏輯持續(xù)時(shí)間見表20芯片的數(shù)字接口部分，主要由移位寄存器和數(shù)據(jù)鎖存器組成。 SID引腳上的16bits數(shù)據(jù)字在時(shí)鐘SCK的上升沿時(shí)被送入16bits的移位寄存器。需要注意的是，應(yīng)該先送最低位，最后送最高位。然后在LAI的下降沿觸發(fā)下，送入移位寄存器的數(shù)據(jù)被鎖存進(jìn)數(shù)據(jù)鎖存器。為了確保數(shù)據(jù)的有效鎖存，LAI的下降沿應(yīng)該發(fā)生在SCI為"低"電平期間。同理，在SID數(shù)據(jù)移位寄存器期間，LAI應(yīng)該保持"低"電平。

由于ML2035的控制字長為16比特，因此根據(jù)DDS的原理，可推導(dǎo)出ML2035的輸出頻率關(guān)系式為：

相應(yīng)地，ML2035的頻率分辨率(最小頻率)為

由DDS的基本原理可以知道，由于ML2035頻率分辨能力有限，輸出的正3S信號(hào)將有可能出現(xiàn)誤差。對(duì)于不同的參考時(shí)鐘，將產(chǎn)生不同程度的頻率誤差，表1中列舉了
ML2035的常用晶振下的頻率控制字和頻率誤差情況。

ML2035還具有電源"休眠"功能，可以有效提高電源的使用效率，這對(duì)于便攜式產(chǎn)品是極其有利的。當(dāng)希望ML2035保持"休眠"時(shí)，可以向移位寄存器輸入全"0"，并向LATI加載"1"使其保持高電平。在這種情況下，ML2035的功耗可以降到11．5mW以下，而輸出正弦信號(hào)的幅度降到0V。需要提及的是，在電路設(shè)計(jì)中應(yīng)該對(duì)ML2035的電源輸入端進(jìn)行電源去耦處理。

芯片的引腳分布見圖1，該芯片只有八個(gè)引腳，高度的集成技術(shù)，實(shí)現(xiàn)了不需要外圍元件的特點(diǎn)，該芯片的引腳功能介紹如下：

腳①：VSS，接地；
腳②：SCK，串行時(shí)鐘輸入引腳：
腳③：SID，串行數(shù)據(jù)輸入引腳；
腳④：LATI，通訊數(shù)據(jù)鎖存輸入引腳(下降沿)；
腳⑤：Vcc，正電源供電引腳(+5V)
腳⑥：VOUT，模擬輸出，輸出擺幅為vcc/2；
腳⑦：GND，全部輸入輸出的參考點(diǎn)引腳；
腳⑧：CLKIN，外部時(shí)鐘輸入引腳，該引腳可接入3～12MHz的數(shù)字時(shí)鐘信號(hào)。

圖3是采用ML2035設(shè)計(jì)的簡易式1000Hz的高精度的正弦信號(hào)發(fā)生器，輸出正弦頻率精度在理論上可達(dá)到0．00％。由前面的計(jì)算公式可以得知需要的頻率控制字為1280，因此需要的控制位為1111 D1010 0000 0000(16bit)。這里74HC4060(計(jì)數(shù)器)的功能是振蕩器和計(jì)時(shí)器，而74HC4002是高速CMOS四與非門器件。為了實(shí)現(xiàn)ML2035的輸出正弦信號(hào)頻率為1000Hz，必須在前8個(gè)脈沖移入8比特0，接下來的后8個(gè)脈沖移入1111 1010。

本文摘自《電子報(bào)》