快速穩(wěn)定的微微安培計電路原理及設(shè)計

對模擬開關(guān)、多路復(fù)用器、運算放大器和其它IC的評估是對IC測試工程師提出的挑戰(zhàn)。典型的測試需要把測試電壓或強制電壓施加到器件的輸入端，并測量導(dǎo)致的任何泄漏電流和偏移電流，這經(jīng)常是在1pA或更低的級別進(jìn)行的。圖1、圖2、圖3 中的低功耗測量電路與緩慢而昂貴的商品化自動測試儀形成了鮮明對比，這種電路能強制很寬的測試電壓范圍并提供快速穩(wěn)定，使器件測試吞吐速度達(dá)到最高。表面貼裝元件的廣泛使用使它的印制電路板空間要求降到了最低，并使多個測量電路的封裝能靠近測試夾具。

　　該電路包含強制電壓緩沖器/放大器、浮動軌電源、IVC（電流至電壓轉(zhuǎn)換器）。向待測器件施加強制電壓會引發(fā)泄漏電流，電路把該泄漏電流轉(zhuǎn)換成與它成比例的輸出電壓。在常規(guī)IVC中，待測電流在分流電阻器兩端形成電壓。IVC使用一種反饋安培計拓?fù)洌渲械倪\算放大器IC₁是Analog Devices 公司的 AD795，它把未知電流從反饋電流中減去，并提供與未知電流成比例的輸出電壓（圖1）。

　　在該設(shè)計中，輸入端的直流電阻主要包含R₂和IC₁的有效輸入電阻，在直流電下略大于100Ω。在電源線路的50Hz ~ 300Hz范圍的頻率下，電路的交流阻抗平均值約為10 kΩ，即典型分流電阻IVC的輸入電阻（約為10MΩ）的千分之一。電路的 100MΩ反饋電阻器R₁提供的電流至電壓轉(zhuǎn)換比率是分流轉(zhuǎn)換比率的10倍。該設(shè)計的穩(wěn)定速度比分流轉(zhuǎn)換器快得多，并且能在電源線路頻率下提供良好的干擾抑制。在測試運算放大器的輸入電流時，它還減弱了不需要的分壓效應(yīng)。

　　R₁產(chǎn)生的電流至電壓轉(zhuǎn)換比率為 100mV/pA。放大器IC₂是 AD795，提供大小為10的額外電壓增益，從而把比率提高到1mV/pA，并減小了差分放大器IC₃的CMRR（共模抑制比）引入的誤差影響。差分放大器IC₃是OP1177，把強制電壓從IVC的輸出電壓中減去，并提供接地參考輸出信號。

　　一對背對背的BAV199二極管D_1A和D_1B把高電流分流到強制電壓放大器 IC₄及其保護(hù)性保險絲F₁，由此保護(hù)IC₁不受電壓過載的損害。當(dāng)強制電壓迅速從一個值轉(zhuǎn)換到另一個值時，這些二極管在高轉(zhuǎn)換率間隔期間提供高驅(qū)動電流，由此極大改善 IVC 的穩(wěn)定時間。

　　一個得到輕微補償、增益為3的高壓OPA551放大器IC₄依靠±30V電源工作，從普通的±7V ATE（自動測試設(shè)備）電壓獲得高達(dá)±22V 的強制電壓（圖2）。如果待測器件發(fā)生災(zāi)難性的短路，則保險絲F₁會限制來自IC₄（它可能帶來高達(dá)380mA的短路電流）的故障電流，由此防止進(jìn)一步的損害。

　　IC₄的輸出還驅(qū)動穩(wěn)壓電路，后者產(chǎn)生±5V浮動電源電壓，該電壓參考測試輸入強制電壓（圖3）。使用±30V電源時，電路的這部分消耗的功率低于100mW。Vishay/Siliconix SST505 JFET恒流穩(wěn)壓“二極管”Q₁和Q₄提供1mA恒流源，并由晶體管Q₂和Q₃緩沖。每個穩(wěn)流二極管都承載45V最大額定電壓，并且這些緩沖器把施加到二極管的電壓限制在大約3V，由此提供過壓保護(hù)。

　　把1mA電流施加到電阻器R₅和R₆上，形成±5V線路電壓。二極管D₂和D₃補償射極跟隨器Q_6B和Q_7B的基極-射極電壓降。在有缺陷的待測器件把它的電源短路接到IVC的輸入節(jié)點時，晶體管Q_6A和Q_7A提供過壓保護(hù)。晶體管Q₅和Q₈使電流二極管分流，由此限制浮動電源的輸出電流。在異常的啟動期間，二極管D₄提供針對浮動電源線路的極性逆變的保護(hù)。

　　在工作時，該電路在±4nA滿刻度輸入范圍內(nèi)，在1GΩ有效跨阻時，提供0.999V/nA輸出。電路的輸出偏移對應(yīng)于大約143fA。超出±22V的強制電壓范圍時，浮動電源線路電壓開始飽和，IC₃的輸入CMRR限制變得明顯，并且IVC的輸出電壓變?yōu)榉蔷€性。圖4表明：在±20V強制電壓范圍內(nèi)，電路來自其無負(fù)載輸出端的電流測量誤差為-31 fA/V。由IC₃、R_N2和R_N3組成的差分放大器實現(xiàn)了電路的大部分增益，并且IC₁的低輸入偏置電流有助于實現(xiàn)很低的偏移誤差?！?0V強制電壓范圍內(nèi)的輸出線性的平均值為111 fA p-p。

　　電路的轉(zhuǎn)換率能力會有相當(dāng)大的變化，但一般而言，在D₁驅(qū)動待測器件時，輸出都會如實地在100ms或更短時間內(nèi)轉(zhuǎn)換整個40V強制電壓。一旦高轉(zhuǎn)換周期完畢，IVC就不再飽和，并且它的輸出變成指數(shù)式電壓，時間常數(shù)為1ms。輸出在大約10.6ms內(nèi)穩(wěn)定到100fA。在無負(fù)載狀況下，電路消耗大約10.2mA（±30V 電源時）或400mA（±15V電源時）。原型電路的布局在單面印制電路板上占用大約1.5平方英寸，并且如果在雙面板的兩側(cè)都放置元件，則可將面積減小到1平方英寸。為了達(dá)到最佳性能，布局必須在輸入端子以及所有連接到IC₁的2號引腳的跡線周圍設(shè)置防護(hù)環(huán)。電路的尺寸使它能被放置在待測器件夾具上，使引線長度縮到最短，并使電源線引發(fā)的電磁干擾減小到最低。該電路能測量僅1pA的電流，但它可通過減小R₁的值來適應(yīng)大的電流。