芯片正在變得越來越復雜。開發(fā)者們一方面要應對摩爾定律趨近極限所帶來的挑戰(zhàn)，一方面要努力改進功耗、性能、面積（PPA），以及低延時目標。芯片開發(fā)者們始終堅持不斷創(chuàng)新，從而應對SysMoore時代所面臨的挑戰(zhàn)。

Multi-die芯片系統(tǒng)被細分成多個功能電路模塊，這些電路塊被稱為小裸片（small die）或者小芯片（chiplet）。這些小芯片通常采用不同的工藝節(jié)點制造，并被集成到單個封裝中。它能夠滿足嚴苛的PPA目標，是值得開發(fā)者努力的方向。先進的芯片封裝技術在創(chuàng)新過程中必將起到主要作用。

Multi-die系統(tǒng)級封裝（SiP）具有以下優(yōu)勢：

可開發(fā)具有更多功能的產(chǎn)品

可通過更換裸片快速開發(fā)出多個SKU

可使用經(jīng)過驗證的裸片，減少開發(fā)風險

與使用兩個獨立的芯片相比，multi-die吞吐量更高，系統(tǒng)功耗更低

可優(yōu)化系統(tǒng)外形尺寸，降低系統(tǒng)成本

與使用兩個獨立的芯片相比，裸片間的低延遲可以提高系統(tǒng)性能

封裝行業(yè)有一系列技術可支持multi-die設計，例如：標準的2D封裝、2.5D先進封裝，以及3D堆疊裸片，但沒有哪個封裝技術是可以適合所有產(chǎn)品的。選擇哪種封裝方式將取決于產(chǎn)品的PPA和成本目標。

本文將簡單介紹幾種最新的多芯片模塊（MCM）封裝類型，并重點闡述die-to-die（D2D）IP如何通過這些封裝來更好地支持設計流程。

四大先進芯片封裝類型

下一波系統(tǒng)設計浪潮將以先進封裝中的小芯片為主導。這些小芯片本質上也是集成電路，專門用來與其他裸片一起打造更大、更復雜的芯片，且可以被集成到先進的MCM封裝中。小芯片通常由可重復使用的IP塊組成。

不同的封裝類型在組裝、密度和復雜性方面各不相同。圖1介紹了主要的封裝類型以及它們在不同應用中的優(yōu)勢和劣勢。

▲ 圖1：主要的先進封裝類型概覽

有機襯底

有機襯底可以支持低密度的IO排布，D2D連接較少。這種2D類型的標準封裝相對便宜，在半導體行業(yè)中使用廣泛。與2.5D和3D封裝不同，有機襯底封裝并不存在脆弱的微凸塊，并且由于工藝已十分成熟，所以往往良率更高。它具有可測試性功能（對已知合格裸片進行低成本晶圓級篩選），但無法對故障連接進行測試和修復。

此外，有機襯底還具有良好的散熱性和低翹曲性，支持大規(guī)模SiP集成，且無掩模板限制。

重分布層（RDL）扇出

相對較新的RDL扇出型（Fan-Out）封裝尚未得到廣泛使用，其密度與硅中介層相似，但復雜性和成本卻更低。扇出是一種先進封裝類型，可以組裝一個或多個裸片，從而為各種物聯(lián)網(wǎng)、網(wǎng)絡和計算應用帶來更好的性能和更多的IO。RDL由銅金屬連接線組成，將封裝的一部分與另一部分進行電氣連接。在RDL扇出型封裝中，RDL可向內和向外布線，這使得封裝更薄且能擁有更多的IO。

硅中介層

在硅中介層中，連接裸片的地方叫做中介層，用來連接兩個裸片。這種2.5D型封裝通過使用微凸塊（一種堆疊裸片垂直互連技術）實現(xiàn)密集連接。由于這種封裝類型的組裝十分復雜，加上微凸塊脆弱易損，因此存在較多的良率問題。封裝廠商通過質保措施和D2D接口測試及修復機制解決了這個問題。硅中介層擁有數(shù)千條并行的線路，這些線路可用于測試連接性、確定是否存在中斷，并且能夠在需要時重新布線。例如，如果一個接口有1000條線路，那么在設計PHY時就要當作有1100條線路，提供10%的冗余，以便在發(fā)生故障時可以重新布線。但硅中介層很難為已知合格裸片篩選晶圓。此外，這種封裝類型減少了熱耗散，并且中介層的大小受限于掩模板的尺寸。

混合鍵合封裝

作為一種3D堆疊封裝技術，混合鍵合封裝實現(xiàn)了最高的密度和電源效率。它提供用于連接的硅通孔（TSV），將兩個晶圓粘合到一起并作為一個整體發(fā)揮作用，如此一來，驅動通道時就不會浪費功耗，并且可以根據(jù)需要降低每個IO的功耗。與中介層相比，混合鍵合技術對復雜性和成本提出了更高的要求。這種技術非常適用于需要大量計算能力和低延遲的AI訓練引擎等應用。在混合鍵合封裝中的處理器上堆疊內存，可以提供所需的性能并滿足低延遲要求。

D2D連接：推動力

雖然先進封裝方案讓開發(fā)者能夠按照SysMoore時代的需求擴展和發(fā)展他們的產(chǎn)品，但D2D連接也起到了推動作用。過去，開發(fā)者會先創(chuàng)建SoC，然后再操心封裝問題。如今，他們必須采用協(xié)同開發(fā)的方法將系統(tǒng)、裸片和封裝結合到一起，并確保它們都能按照預期協(xié)同工作。是什么將所有這些部分都連接到一起了呢？

答案是D2D接口。

D2D接口是一個很小的模塊，支持封裝兩個或兩個以上裸片之間的通信。這種接口需要針對每個特定封裝類型的特點進行優(yōu)化。例如，中介層不支持通道之間極高的速度，高速D2D接口IP則可以填補這一空白。同樣地，有機襯底的通道特性更好，可支持更長的傳輸距離和更高的數(shù)據(jù)速率，因此可以選擇接口IP。

D2D接口行業(yè)相對年輕，許多接口是以專有的方式進行開發(fā)，只鎖定一個產(chǎn)品。使用標準可以確保您能夠不斷改進自己的產(chǎn)品，且無需擔心互操作性問題或其他開發(fā)風險。

四個不同的聯(lián)盟管理著整個封裝生態(tài)系統(tǒng)的五個標準：

OIF管理的XSR標準，數(shù)據(jù)速率為112G/224G，適用于光學網(wǎng)絡的2D封裝。

CHIPS ALLIANCE管理的AIB標準，覆蓋6G數(shù)據(jù)速率，適用于通常針對軍事航空生態(tài)系統(tǒng)的橋接封裝。

UCIe數(shù)據(jù)速率為16G/32G，適用于2D、2.5D和橋接封裝類型。UCIe面向通過PCIe和CXL進行流式傳輸和聚合的擴展和拆分用例。

開放計算項目負責BOW和OHBI標準，二者的數(shù)據(jù)速率為8G/16G，適用于2D和2.5D封裝。BOW面向關注成本的聚合用例，而OHBI則面向數(shù)據(jù)中心高密度規(guī)模和拆分用例。

隨著時間的推移，其中有些標準可能會因市場需求而變得不再那么重要。在所有這些標準中，UCIe有可能成為一個真正通用和全面的D2D接口標準。除了提供最引人注目的PPA指標，這項標準還涵蓋了最廣泛的用例和所有的multi-die芯片封裝類型。UCIe是一個完整的協(xié)議棧，支持原始用戶定義的流式傳輸、PCIe（非相干）和CXL（相干）。此外，UCIe還具有前瞻性，支持每個引腳高達32Gbps的數(shù)據(jù)速率。這項新興規(guī)范贏得了橫跨所有行業(yè)領域的廣泛生態(tài)系統(tǒng)的支持，其中包括超大規(guī)模廠商、CPU供應商、代工廠、外包半導體組裝和測試（OSAT）、IP供應商和聚合商。

多種基于標準的D2D接口組合

新思科技提供業(yè)界最廣泛的D2D標準接口IP，為各類標準組織做出了貢獻，并助力企業(yè)發(fā)揮不同封裝類型的優(yōu)勢。新思科技D2D IP解決方案包括：

完整的112G XSR IP解決方案，包括多通道PHY和一個具有前向糾錯和重放功能的D2D控制器，可提供可靠的網(wǎng)絡運行中心（NOC）到NOC鏈接

完整的UCIe IP解決方案，包括帶寬高達4Tbps的多模塊PHY，可支持標準封裝和先進封裝

支持流式傳輸、CXL和PCIe協(xié)議的控制器，以及到CXS和AXI的橋接，實現(xiàn)NOC到NOC的無縫鏈接

Multi-die設計能夠滿足HPC和AI等計算密集型應用的可擴展解決方案的需求，即在不影響成本或良率的情況下提高性能。在SysMoore時代，系統(tǒng)和規(guī)模的日趨復雜推動著持續(xù)創(chuàng)新，先進芯片封裝技術作為代表之一至關重要?！　?/p>